数据中心交换机

符合NIST标准、安全、可扩展的控制、电源和散热管理PLD

如今的数据中心交换机需要在硬件上实现安全功能,确保端到端的安全,防止供应链中出现恶意破坏的行为。此外,为了满足对数据吞吐量不断增长的需求,主交换机和控制处理器变得越来越复杂,散热设计功耗(TDP)也随之增加。这让电源和散热管理变得更加复杂。随着通信端口数量的增加,人们希望控制PLD能控制多个I2C通道、LED并感知更多信号。

  • 标准化、可拓展的控制PLD系列产品,提供广泛的密度和I/O选择
  • 莱迪思的PFR方案可将平台固件保护恢复(PFR)功能集成到控制PLD
  • 集成电源和散热管理功能

跳转到

框图

Switches

应用案例

CPU中的控制PLD

  • 控制PLD用于时序、旁路逻辑和SGPIO
  • 安全的平台可信根(RoT)实现平台固件保护恢复(CPU)
    • 供应链保护
    • RTS-加密密钥存储,数据封装(网络使用日志)

交换机中的控制PLD

  • 控制PLD+PM用于时序和胶合逻辑
  • 多端口卡的控制接口
  • 安全平台RoT
    • PFR - 交换机SoC、BMC和CPU固件(ComExp)
    • 启用多端口卡

多端口卡中的CPLD

  • 控制PLD+PM用于时序和胶合逻辑
  • 多端口卡的控制接口
  • 安全平台RoT
    • PFR - 交换机SoC、BMC和CPU固件(ComExp)
    • 启用多端口卡

整体电源和散热管理

  • 支持遥测的精确功耗监控
  • 精确的温度监控
  • 风扇控制
  • 电源微调和裕度
  • 带时间戳的故障日志

参考设计

8N1 UART Transceiver Reference Design

Reference Design

8N1 UART Transceiver Reference Design

8-bit data, no parity, and 1 stop bit Universal Asynchronous Receiver/Transmitter (UART) performs serial-to-parallel and parallel to serial conversions on data characters received from a peripheral device or CPU
8N1 UART Transceiver Reference Design
I2C从动软核

Reference Design

I2C从动软核

使用Verilog实现软核I2C从动,支持多款莱迪思FPGA系列
I2C从动软核
I2C总线主控软核

Reference Design

I2C总线主控软核

使用Verilog实现软核I2C总线主控,支持多款莱迪思FPGA系列
I2C总线主控软核
I2C (Inter-Integrated Circuit) 主控- WISHBONE兼容

Reference Design

演示示例

IP核

RISC-V MC CPU IP核

IP Core

RISC-V MC CPU IP核

Propel IP模块:具有可选的定时器和PIC子模块的32位RISC-V处理器核,通过AHB-Lite总线连接到其他Propel各类IP模块。
RISC-V MC CPU IP核
RISC-V SM CPU IP核

IP Core

RISC-V SM CPU IP核

RISC-V SM CPU IP可以在处理数据和指令时处理外部中断。该IP支持RV32I指令集、外部中断和调试,遵循JTAG – IEEE 1149.1标准。
RISC-V SM CPU IP核
AHB-Lite互连模块

IP Core

AHB-Lite互连模块

Propel IP模块:全参数化的软IP用于AHB-Lite系统——总线宽度8-1024位,地址宽度最大为32位,支持多达32个主控和32个从动设备。
AHB-Lite互连模块

开发套件和开发板

ECP5评估板

Board

ECP5评估板

售价仅为99美元的ECP5评估板拥有一片85K LUT的ECP5-5G FPGA;可轻松访问大多数I/O以及SERDES;更支持Arduino和Raspberry Pi以及通用接口以提高可用性。
ECP5评估板
MachXO3D开发板

Board

MachXO3D开发板

适用于MachXO3D的通用评估和开发板,拥有大量IO和RaspberryPi、Arduino、Lattice Versa等多个拓展连接器。
MachXO3D开发板
ECP5 Versa开发套件

Board

ECP5 Versa开发套件

设计工程师可使用ECP5 Versa开发套件快速评估ECP5 FPGA关键的互连功能,包括PCI Express、千兆以太网、DDR3和通用SERDES的性能。
ECP5 Versa开发套件
LPTM21L Evaluation Board

Board

LPTM21L Evaluation Board

For evaluation and development with Platform Manager 2 devices.
LPTM21L Evaluation Board
MachXO2分线板

Board

MachXO2分线板

MachXO2分线板是一款使用简便、低成本的电路板,提供了简便的方法访问密集间隔的I/O端口。器件上的每个I/O连接到100 mil标头孔。通过在板上加入测试探针、跳线或排针,你可以通过SysIO缓冲器,很容易地评估MachXO2的功能和性能。
MachXO2分线板

Support

技术支持

有问题?我们来帮助您

质量和可靠性

参考资料帮助解答您的问题