5G开放式RAN(ORAN)

5G的出现开创了一个新时代:为顺应物联网的发展出现了超大规模的互连;带宽显著增加以满足社交媒体、流媒体和游戏服务极速增长的需求;以及对延迟敏感应用(如自动驾驶汽车控制和商用无人机应用)的低延迟支持。

为了满足所有这些应用要求,无线单元(RU)和分配单元(DU)中都部署了更复杂的设计架构。反过来,这就导致需要在控制路径上管理更多组件,并且关注系统的功耗和散热要求至关重要。

此外,电路板安全性是一个重要的考虑因素,因为运营商越来越重视设备的完整性,以抵御旨在使网络丧失功能的恶意攻击。

莱迪思FPGA解决方案提供:

  • 灵活拓展的PLD解决方案满足各种控制需求
  • 领先的安全解决方案确保对所有启动功能和器件实施保护
  • 可编程特性满足控制平面不断发展的5G标准要求

跳转到

应用案例

O-RAN Split 7.2架构:RU硬件管理

  • 精确的电源管理和时序
  • 精确的温度监控
  • 故障记录功能有效识别硬件故障
  • 减少路由拥塞和BOM

O-RAN Split 7.2架构:DU平台安全

  • 保护电路板上的所有固件和关键数据
  • 在上电和系统更新时加密检测损坏的平台固件
  • 将损坏的固件和关键数据恢复到已知的完好状态

5G RAN DU极化码

  • 遵循3GPP 5G TS 38212 V15.7.0
  • 支持连续抵消算法
  • 支持 32、64、128、256、512 和 1024 的码块长度
  • 支持CRC6、CRC11、CRC24

参考设计

Lattice ORAN™控制参考设计

Reference Design

Lattice ORAN™控制参考设计

莱迪思ORAN支持通过I3C/SMBus/I2C/PCIe实现安全的带外通信,并通过软件API为客户提供Crypto-256和Crypto-384加密服务。
Lattice ORAN™控制参考设计
5G Small Cell PCIe to JESD204B Bridge Reference Design

Reference Design

5G Small Cell PCIe to JESD204B Bridge Reference Design

5G Mid-Power Integrated Small Cell, reference platform is a comprehensive development board tailored for 5G baseband processors and transceiver frontends.
5G Small Cell PCIe to JESD204B Bridge Reference Design
I2C从动软核

Reference Design

I2C从动软核

使用Verilog实现软核I2C从动,支持多款莱迪思FPGA系列
I2C从动软核
I2C总线主控软核

Reference Design

I2C总线主控软核

使用Verilog实现软核I2C总线主控,支持多款莱迪思FPGA系列
I2C总线主控软核
I2C (Inter-Integrated Circuit) 主控- WISHBONE兼容

Reference Design

IP核

演示

拥有故障记录功能的电源时序演示

演示

拥有故障记录功能的电源时序演示

使用L-ASC10监视和控制来自中心控制点的四个独立电源平面。带时间戳的故障记录。可扩展。
拥有故障记录功能的电源时序演示
Lattice ORAN™控制演示示例

演示

Lattice ORAN™控制演示示例

莱迪思ORAN提供数据包验证、加密和解密功能,还支持支持基于MCTP的SPDM协议。
Lattice ORAN™控制演示示例
莱迪思ORAN IEEE 1588 PTP安全同步演示

演示

莱迪思ORAN IEEE 1588 PTP安全同步演示

莱迪思ORAN安全同步演示展示了莱迪思带软IP的FPGA如何利用电信1588 PTP和ITU配置文件实现紧密和安全的同步。
莱迪思ORAN IEEE 1588 PTP安全同步演示

Support

技术支持

有问题?我们来帮助您

质量和可靠性

参考资料帮助解答您的问题