航天解决方案

采用莱迪思FPGA加快商业航天系统的发展

随着近地轨道卫星的快速发展,航天产业正经历着前所未有的扩张,同时也催生出全新的功能和服务。莱迪思凭借其在高性能、低功耗、小尺寸和高稳定性FPGA方面的专业优势,可提供各类耐辐射的FPGA产品,满足全球政府和企业对小型卫星这一新兴领域的需求。

莱迪思FPGA的稳定性和质量已经得到多家机构的独立验证,可满足航天系统对于性能、稳定性和生命周期的需求。如需获取重离子和总电离剂量测试报告及其他相关文件,请联系莱迪思销售人员

  • 拥有足够的灵活性来实现飞行中可重新编程的、低功耗运行的系统,帮助卫星运营商提高任务响应能力和实时处理能力。
  • 同类产品中最低的软错误率和最强的闩锁抗扰度,同时内置擦除器,以最大化航天系统的完整性。
  • 灵活的商用现成(COTS)部件可加快原型制造速度,并保持相同的飞行设计。
  • 低延迟、可靠的瞬时启动,结合卓越的小尺寸、轻量和低功耗特性,确保飞行任务取得成功。

Solving Satellite Systems Architectural Bottlenecks

了解更多经飞行验证的合规FPGA,请联系CAES

跳转至

应用示例

传感器控制

  • 在分布式架构中桥接处理器和传感器
  • 小尺寸封装和软核RISC-V用于控制和管理
  • 嵌入式ADC和DAC模块简化设计和测试

遥感勘测

  • 瞬时启动特性实现快速响应和启动时间要求
  • 在轨重新配置,面向未来的设计
  • 更大的片上存储器便于片上处理和存储

数据采集

  • 数字信号处理,减轻SBC的负担,加速实现复杂的功能
  • 高速SERDES简化设计,支持多种协议
  • 视觉接口和信号处理可适应多种传感器

参考设计

目标分类参考设计

Reference Design

目标分类参考设计

该参考设计展示了在网络边缘设备应用中实现基于机器学习的目标分类示例。
目标分类参考设计
SPI Slave 到 PWM 产生

Reference Design

SPI Slave 到 PWM 产生

Sets the frequency and duty cycle of a PWM (Pulse-Width Modulator) using data from an external SPI master.
SPI Slave 到 PWM 产生
ADC 接口

Reference Design

ADC 接口

Interfaces with the Texas Instruments (TI) ADS64XX family of ADCs via LatticeECP3 FPGA high-speed LVDS I/O
ADC 接口
ECC模块参考设计

Reference Design

ECC模块参考设计

Provides Single Error Correction - Double Error Detection (SECDED) capability based on a class of optimal minimum oddweight error parity codes
ECC模块参考设计

演示

目标分类演示

演示

目标分类演示

该演示提供了在CertusPro-NX FPGA上运行的检测、分类和追踪多个目标的应用示例。
目标分类演示
莱迪思图像信号处理演示

演示

莱迪思图像信号处理演示

为嵌入式视觉开发套件提供基于ECP5 FPGA的完整ISP示例设计,非常适合工业、医疗和汽车应用。
莱迪思图像信号处理演示

IP核

UART 16550 IP核

IP Core

UART 16550 IP核

可配置的UART端口。与PC16550D兼容。7或8位数据宽度,Tx有1、1.5、2个停止位。多个奇偶校验和波特率选项。
UART 16550 IP核
GRHSSL - High Speed Serial Link Controller IP Core

IP Core

GRHSSL - High Speed Serial Link Controller IP Core

The GRHSSL IP is a highly configurable high-speed serial link controller, described in VHDL. It can implement a SpaceFibre controller, a WizardLink controller or both.
GRHSSL - High Speed Serial Link Controller IP Core
GRPCI IP Core

IP Core

GRPCI IP Core

The GRPCI IP core provides a 32-bit master/target interface for AMBA AHB 2.0 systems. It includes parameterizable FIFOs for both master and target operation and can optionally be provided with an independent DMA engine.
GRPCI IP Core

开发套件和开发板

文档

快速参考
资讯资源
标题 编号 版本 日期 格式 文件大小
选择全部
Power Management and Calculation for Certus-NX, CertusPro-NX, and MachXO5-NX Devices
FPGA-TN-02257 1.1 5/31/2022 PDF 1 MB
Lattice Avant SED/SEC User Guide
FPGA-TN-02290 0.80 12/8/2023 PDF 678.6 KB
Solder Reflow Guide for Surface Mount Devices
FPGA-TN-02041 4.8 9/26/2023 PDF 399.4 KB
Thermal Management
FPGA-TN-02044 5.2 8/21/2024 PDF 756 KB
High Reliability & Functional Safety for FPGAs with Synplify & Radiant
WP0036 1.0 3/25/2024 PDF 2.3 MB
Multi-Boot User Guide for Nexus Platform
FPGA-TN-02145 1.9 8/21/2024 PDF 1.1 MB
标题 编号 版本 日期 格式 文件大小
选择全部
Power Management and Calculation for Certus-NX, CertusPro-NX, and MachXO5-NX Devices
FPGA-TN-02257 1.1 5/31/2022 PDF 1 MB
Lattice Avant SED/SEC User Guide
FPGA-TN-02290 0.80 12/8/2023 PDF 678.6 KB
Solder Reflow Guide for Surface Mount Devices
FPGA-TN-02041 4.8 9/26/2023 PDF 399.4 KB
Thermal Management
FPGA-TN-02044 5.2 8/21/2024 PDF 756 KB
Multi-Boot User Guide for Nexus Platform
FPGA-TN-02145 1.9 8/21/2024 PDF 1.1 MB
标题 编号 版本 日期 格式 文件大小
选择全部
High Reliability & Functional Safety for FPGAs with Synplify & Radiant
WP0036 1.0 3/25/2024 PDF 2.3 MB