莱迪思解决方案

这里有轻松快速实现设计所需的全部资源

Share This Result >

Narrow Your Results



Solution Type
Device Support
Tags
Providers
Clear All
  • FFT 编译器

    IP Core

    FFT 编译器

    The FFT Compiler IP Core can be configured to perform forward FFT, inverse FFT (IFFT), or port selectable forward/inverse FFT.
    FFT 编译器
  • FIR 滤波器生成器

    IP Core

    FIR 滤波器生成器

    可灵活配置的多通道FIR滤波器。最多支持256个通道,每个拥有2048个抽头。输入和系数宽度为4至32位。
    FIR 滤波器生成器
  • PCI Express x1、x4 Root Complex Lite IP核

    IP Core

    PCI Express x1、x4 Root Complex Lite IP核

    Provides a PCI Express x1 and x4 root complex solution from the electrical SERDES interface, physical layer, data link layer and a minimum transaction layer in PCIe protocol stack
    PCI Express x1、x4 Root Complex Lite IP核
  • 拥有故障记录功能的电源时序演示

    演示

    拥有故障记录功能的电源时序演示

    使用L-ASC10监视和控制来自中心控制点的四个独立电源平面。带时间戳的故障记录。可扩展。
    拥有故障记录功能的电源时序演示
  • 冗余电源管理

    Reference Design

    冗余电源管理

    Uses a Lattice Power Manager II device to achieve Redundant Power Supply Management using the power supply OR’ing technique
    冗余电源管理
  • UART 16550 IP核

    IP Core

    UART 16550 IP核

    可配置的UART端口。与PC16550D兼容。7或8位数据宽度,Tx有1、1.5、2个停止位。多个奇偶校验和波特率选项。
    UART 16550 IP核
  • ECP5 Versa开发套件

    Board

    ECP5 Versa开发套件

    设计工程师可使用ECP5 Versa开发套件快速评估ECP5 FPGA关键的互连功能,包括PCI Express、千兆以太网、DDR3和通用SERDES的性能。
    ECP5 Versa开发套件
  • ECP5-5G  Versa开发套件

    Board

    ECP5-5G Versa开发套件

    评估PCI Express 2.0、千兆级以太网、DDR3和ECP5-5G SERDES的性能
  • SPI Slave 到 PWM 产生

    Reference Design

  • 简单的Σ-Δ ADC

    Reference Design

    简单的Σ-Δ ADC

    Implements an Analog-to-Digital (ADC) using on-FPGA differntial LVDS inputs (or inexpensive analog comparitor). Save cost by eliminating external ADC devices.
    简单的Σ-Δ ADC
  • 使用嵌入式功能块的I2C从外设

    Reference Design

    使用嵌入式功能块的I2C从外设

    Ready to use RTL code segment that implements intuitive interface between an external I2C master and the MachXO2 internal registers or memory extension in XO2
    使用嵌入式功能块的I2C从外设
  • L-ASC10分线板

    Board

    L-ASC10分线板

    L-ASC10(ASC)分线板是一款通用的硬件平台,适用于L-ASC10器件的评估和开发。本分线板须与Platform Manager 2开发套件一起使用。
    L-ASC10分线板
  • ADC 接口

    Reference Design

    ADC 接口

    Interfaces with the Texas Instruments (TI) ADS64XX family of ADCs via LatticeECP3 FPGA high-speed LVDS I/O
    ADC 接口
  • PCS Pipe IP核

    IP Core

    PCS Pipe IP核

    A standard interface between a PHY device and the Media Access (MAC) layer for PCI Express (PCIe) applications
    PCS Pipe IP核
  • ECC模块参考设计

    Reference Design

    ECC模块参考设计

    Provides Single Error Correction - Double Error Detection (SECDED) capability based on a class of optimal minimum oddweight error parity codes
    ECC模块参考设计
  • Page 1 of 2
    First Previous
    1 2
    Next Last