莱迪思Propel系统设计环境

快速构建基于FPGA的处理器环境

专为基于莱迪思FPGA的处理器系统设计打造的设计环境——莱迪思Propel是一套完整的图形和命令行工具,用于创建、分析、编译和调试基于FPGA的处理器系统的硬件和软件设计。

莱迪思Propel Builder——Propel Builder作为易于使用的系统IP集成环境,提供了集成处理器和外设IP的工具。图形集成环境采用了易于使用、拖放式的按构造逐步校正(correct by construction)的设计方法。所有命令都可采用Tcl编写。

莱迪思Propel SDK——Propel SDK是一个软件开发套件(SDK),集成了行业标准IDE和工具链,提供无缝的软件开发环境。该SDK拥有SW/HW调试功能以及用于Propel Builder定义的系统的软件库和板级支持包(BSP)。

特性

  • 拖放IP实例化
  • 按构造逐步校正的设计方法
  • 高效的HW/SW调试
  • 软件库和BSP支持
  • 使用Tcl编写的命令

开始使用

  1. 下载:从软件下载和文档表中选择并下载软件。
  2. 安装:根据软件下载和文档中的安装指南安装软件。
  3. 许可证:您需要Lattice Propel许可证,单击下面的按钮以获得许可证。

跳转到

块关系图

莱迪思Propel设计环境

Lattice Propel Design Environment

莱迪思Propel Builder设计流程

Lattice Propel Design Flow

Lattice Propel Solutions

RISC-V MC CPU IP核

IP Core

RISC-V MC CPU IP核

Propel IP模块:具有可选的定时器和PIC子模块的32位RISC-V处理器核,通过AHB-Lite总线连接到其他Propel各类IP模块。
RISC-V MC CPU IP核
RISC-V RX CPU IP Core

IP Core

RISC-V RX CPU IP Core

Lattice RISC-V RX IP processes data and instructions while monitoring the external interrupts, using 32-bit RISC-V processor core and several submodules.
RISC-V RX CPU IP Core
RISC-V SM CPU IP核

IP Core

RISC-V SM CPU IP核

RISC-V SM CPU IP可以在处理数据和指令时处理外部中断。该IP支持RV32I指令集、外部中断和调试,遵循JTAG – IEEE 1149.1标准。
RISC-V SM CPU IP核
Tightly-Coupled Memory (TCM) IP Core

IP Core

Tightly-Coupled Memory (TCM) IP Core

The Tightly-Coupled Memory IP ensures low-latency automatic selection of the best memory type for user-selected application.
Tightly-Coupled Memory (TCM) IP Core
Lattice Sentry I2C Filter IP Core

IP Core

Lattice Sentry I2C Filter IP Core

Sentry I2C Filter IP Core provides an interface between I2C bus devices and a host processor while protecting against common I2C bus vulnerabilities.
Lattice Sentry I2C Filter IP Core

Award

Leadership in Engineering Achievement Program (LEAP) Awards 2020

Gold Medal- Software Category

软件下载和文档

快速参考
资讯资源
下载
标题 编号 版本 日期 格式 文件大小
选择全部
ModelSim Lattice-Edition Usage Guidelines and Tips
FPGA-AN-02053 1.0 10/31/2022 PDF 1.9 MB
标题 编号 版本 日期 格式 文件大小
选择全部
ModelSim Lattice-Edition Usage Guidelines and Tips
FPGA-AN-02053 1.0 10/31/2022 PDF 1.9 MB
Lattice Propel 1.0 API Reference
FPGA-AN-02027 1.0 6/3/2020 PDF 914.5 KB
Scripting Lattice FPGA Build Flow
FPGA-AN-02073 1.0 10/31/2023 PDF 1.2 MB
标题 编号 版本 日期 格式 文件大小
选择全部
Lattice Propel 2023.1 Installation for Linux User Guide
FPGA-AN-02066 1.0 6/29/2023 PDF 334.9 KB
Lattice Propel 2023.1 Installation for Windows User Guide
FPGA-AN-02067 1.0 6/29/2023 PDF 1.1 MB
标题 编号 版本 日期 格式 文件大小
选择全部
AXI Registers for Custom IP Framework - Lattice Propel Builder
FPGA-IPUG-02221 1.0 3/9/2023 PDF 391 KB
DC-SCM LVDS Tunneling Protocol and Interface IP Core - User Guide
FPGA-IPUG-02200 1.6 8/3/2023 PDF 1.6 MB
AXI4 Interconnect Module - Lattice Propel Builder
FPGA-IPUG-02196 1.2 7/3/2023 PDF 740.6 KB
AXI4 to APB Bridge Module - Lattice Propel Builder
FPGA-IPUG-02198 1.2 7/3/2023 PDF 339 KB
AXI4 to AHB-Lite Bridge Module - Lattice Propel Builder
FPGA-IPUG-02199 1.2 8/1/2023 PDF 287.7 KB
Clock Reset Generator VIP - Lattice Propel Builder
FPGA-IPUG-02147 1.0 12/8/2020 PDF 1.1 MB
UART Model VIP - Lattice Propel Builder
FPGA-IPUG-02146 1.1 12/8/2020 PDF 1.1 MB
Timer/Counter IP Core – Lattice Propel Builder
FPGA-IPUG-02139 1.2 9/7/2023 PDF 460.5 KB
Lattice IP Packager 2023.1 User Guide
FPGA-UG-02187 1.0 6/29/2023 PDF 1.8 MB
Lattice Propel 2023.1 SDK User Guide
FPGA-UG-02186 1.0 6/29/2023 PDF 2.7 MB
Lattice Propel 2023.1 Builder User Guide
FPGA-UG-02185 1.0 6/29/2023 PDF 4.2 MB
标题 编号 版本 日期 格式 文件大小
选择全部
Lattice Propel Product Brochure
IO272C 2.0 9/29/2022 PDF 2 MB
标题 编号 版本 日期 格式 文件大小
选择全部
Lattice Propel 2023.1 Release Notes
FPGA-AN-02065 1.0 6/29/2023 PDF 267.7 KB
标题 编号 版本 日期 格式 文件大小
选择全部
A Step-By-Step Approach to Lattice Propel
FPGA-AN-02052 1.0 9/29/2022 ZIP 7 MB
标题 编号 版本 日期 格式 文件大小
选择全部
Lattice Propel Helps Designers Create Processor-Based Systems in Minutes
WP0029 1.0 2/23/2021 PDF 503.9 KB
标题 编号 版本 日期 格式 文件大小
选择全部
Lattice Propel 2023.1 64-bit for Linux
2023.1 6/29/2023 ZIP 2.8 GB
Lattice Propel 2023.1 64-bit for Windows
2023.1 6/29/2023 ZIP 1.4 GB
MPESTI Initiator Reference Design for Propel (Propel 2022.1 Patch)
1.0 9/14/2023 ZIP 18.9 MB
Sentry RISC-V Solution for Propel (Propel 1.0 Patch for Lattice Sentry)
1.0 8/12/2020 EXE 24.4 MB

获取许可证

当前莱迪思Propel设计环境可以获取免费许可证

支持的器件

许可证支持的器件
产品 订阅许可证 免费许可证
MachXO3D
Check Mark
 
获取许可证

Propel功能列表

  • Propel Builder –图形驱动的IP集成和系统构建工具、拖放实例化以及根据引导程序进行配置和参数设置
  • Propel SDK –实现行业标准IDE的软件开发套件和集成Gnu调试(GDB)的工具链
  • Hello World项目范例
  • 范例的系统级功能验证环境

Version History

Click here to see all Propel Version History.

Videos

Lattice Propel Thumbnail

Get Started Quickly with Lattice Propel

Lattice Propel is the Embedded Design Environment to implement RISC-V soft processor systems in Lattice FPGAs. This demonstration will guide you through building an embedded design, developing the software for the processor, implementation in the FPGA, and debugging the system all with in the Propel environment.
Propel Demo Thumbnail

Propel Simplifies Mach-NX Design

Use Lattice Propel software to add advanced security to a system control FPGA design quickly
Lattice Propel Training Series

Lattice Propel Design Environment Video Training Series

The Lattice Propel Design Environment Video Training Series is a multi-part video series covering every aspect of Propel development suite which includes Propel Builder and Propel SDK. It is well suited for both experienced and new users wanting to learn to develop SoC project using Propel and how to integrate the projects with Radiant and Diamond tools.