PCI Express 解决方案

用于PCI Express的高性能、可拓展、低成本、低功耗可编程解决方案
 

PCI Express(快捷外设互连标准)是一个高性能、可扩展、定义良好的标准,适用于各种计算和通信平台。它被定义为提供与现有PCI驱动程序和操作系统之间的软件兼容性。

莱迪思为客户提供打开即用的低成本和低功耗可编程解决方案。针对PCI Express的一整套经过测试并能共同使用的解决方案包括:

跳转到

行业领先的可编程PCI Express FPGA

器件 Certus-NX
低功耗通用FPGA
CrossLink-NX
嵌入式视觉和处理FPGA
CertusPro-NX
高级通用FPGA
低成本的数字SERDES
  • 兼容PCI Express Gen1和Gen 2,拥有5Gbps线速度和2.25 Gbps的SGMIIPCI  
  • 兼容PCI Express Gen1和Gen2,线速为2.5Gbps和5Gbps
  • 兼容PCI Express Gen1(2.5Gbps)、Gen2(5.0Gbps)和Gen3(8.0Gbps)
器件中的通道数量
  • 5 Gbps PCIe、2.25 Gbps SGMII (GigE)和1066 Mbps DDR3存储器
  • 支持SGMII (Gb Ethernet) 两个通道 (Tx/Rx) @ 1.25 Gbps
  • 每通道625 Mbps至10.3125 Gbps,最多8个通道
完整的端到端的解决方案
  • PIPE兼容的PCS
  • 提供PCI Express x1和x4软IP
  • PIPE兼容的PCS
  • 提供PCI Express x1和x4软IP
  • PIPE兼容的PCS
  • 提供PCI Express x1和x4软IP
低功耗
  • 与同类FPGA相比,功耗降低多达4倍。28 nm FD-SOI技术的软错误率(SER)降低了100倍,因此可靠性提高了100倍
  • 与同类FPGA相比,功耗降低多达75%,封装尺寸小至4 mm x 4 mm
  • 与同类FPGA相比,功耗降低多达4倍。28 nm FD-SOI技术的软错误率(SER)降低了100倍,因此可靠性提高了100倍
低成本FPGA架构
  • 低成本下的高端特性
  • 低成本下的高端特性
  • 低成本下的高端特性

 

器件 ECP5
颠覆互连和加速应用中的功耗、尺寸和成本规则
LatticeECP3
超小尺寸、低成本封装尽显高效与创新
LatticeECP2M
重新定义价值/成本的平衡
低成本的数字SERDES
  • PCI Express Gen1 & Gen2(2.5Gbps线速率)
  • PCI Express v1.1  
  • PCI Express v1.1 
器件中的通道数量
  • 每个器件最多四个通道:PCI Express、以太网(1GbE、SGMII、XAUI)和 CPRI
  • 每个器件多达16个通道:PCI Express、SONET/SDH、以太网(1GbE、SGMII、XAUI)、CPRI、SMPTE 3G和串行RapidIO
  • 每个器件多达16个通道:PCI Express、以太网(1GbE、SGMII)、OBSAI、CPRI和串行RapidIO。
完整的端到端的解决方案
  • PIPE兼容的PCS
  • 提供PCI Express x1和x4软IP
  • PIPE兼容的PCS
  • 提供PCI Express x1和x4软IP
  • PIPE兼容的PCS
  • 提供PCI Express x1和x4软IP
低功耗
  • 85mW每信道(典型值)@3.2Gbps
  • 110mW每信道(典型值)@3.2Gbps
  • 90mW每信道(典型值)@2.5Gbps
低成本FPGA架构
  • 支持双通道SERDES
  • 低成本下的高端特性
  • 低成本下的高端特性

PCIe IP核

PCI Express x1、x4 Root Complex Lite IP核

IP Core

PCI Express x1、x4 Root Complex Lite IP核

Provides a PCI Express x1 and x4 root complex solution from the electrical SERDES interface, physical layer, data link layer and a minimum transaction layer in PCIe protocol stack
PCI Express x1、x4 Root Complex Lite IP核
PCI Express for Nexus FPGAs

IP Core

PCI Express for Nexus FPGAs

The Lattice PCIe IP Core provides a flexible, high-performance, easy-to-use Transaction Layer Interface to the PCI Express Bus.
PCI Express for Nexus FPGAs
PCI Express for Avant and Nexus 2 FPGAs

IP Core

PCI Express for Avant and Nexus 2 FPGAs

The Lattice PCIe X8 IP Core provides a flexible, high-performance, easy-to-use Transaction Layer Interface to the PCI Express Bus.
PCI Express for Avant and Nexus 2 FPGAs
PCI Express 端点IP核

IP Core

PCI Express 端点IP核

莱迪思PCI Express IP核提供x1、x2或x4端点解决方案,其中包括电气SERDES接口和传输层。
PCI Express 端点IP核
PCIe High-Channel-Count DMA IP Core

IP Core

PCIe High-Channel-Count DMA IP Core

The HCC DMA IP core is a powerful PCIe DMA Engine with multiple industry standard AXI Interfaces. It is based on the Lattice PCIe HardIP.​
PCIe High-Channel-Count DMA IP Core

PCIe评估板

CertusPro-NX Versa开发板

Board

Certus-N2评估板

Board

Certus-N2评估板

Certus-N2评估板专为Certus-N2的评估和开发而设计,支持16G Serdes、LPDDR4和PCI-Gen4。
Certus-N2评估板
Secure Connected Motion Control Platform

Board

Secure Connected Motion Control Platform

​​This platform offers resilient connectivity, low power consumption, high performance, and robust security is increasing across various industries.​
Secure Connected Motion Control Platform
Certus-NX 65K开发板

Board

Certus-NX 65K开发板

Certus-NX 65K开发板采用486球caBGA封装的Certus NX-65器件,具有多种功能,可通过Arduino、Versa、Raspberry、PMOD、Aardvark、接头和1x PCIe(Gen2)通道拓展其可用性。
Certus-NX 65K开发板
MachXO5-65T开发板

Board

MachXO5-65T开发板

MachXO5-65T开发板上搭载了484球caBGA封装的LFMXO5-65T器件。该开发板具有多种功能,可通过Arduino、Versa、Raspberry Pi、PMOD和AARDVARK接头扩展MachXO5-NX-65T的可用性。
MachXO5-65T开发板

PCIe演示

Crosslink-NX PCIe桥接板上的PCIe基础演示

演示

Crosslink-NX PCIe桥接板上的PCIe基础演示

该PCIe基础演示可以控制三个7段LED,并通过PCIe插槽操作FPGA的片上存储器。
Crosslink-NX PCIe桥接板上的PCIe基础演示
PCIe Colorbar Demo for Lattice Nexus-based FPGAs

演示

PCIe Colorbar Demo for Lattice Nexus-based FPGAs

PCIe Colorbar Demo displays a series of moving colorbars by streaming the image data using DMA transfers from the FPGA to the host system.
PCIe Colorbar Demo for Lattice Nexus-based FPGAs
PCIe DMA Throughput Demo for Lattice Nexus-based FPGAs

演示

PCIe DMA Throughput Demo for Lattice Nexus-based FPGAs

The PCI Express DMA Throughput Demo allows to initiate DMA read and write transactions, transferring data from the host to the FPGA and vice versa.
PCIe DMA Throughput Demo for Lattice Nexus-based FPGAs
基于莱迪思Nexus FPGA的PCIe多功能演示

演示

 Multi Object Detection Demonstration

演示

Multi Object Detection Demonstration

Enabling real-time detection, classification, and tracking of multiple objects in diverse environments.
 Multi Object Detection Demonstration

PCIe参考设计

Lattice ORAN™控制参考设计

Reference Design

Lattice ORAN™控制参考设计

莱迪思ORAN支持通过I3C/SMBus/I2C/PCIe实现安全的带外通信,并通过软件API为客户提供Crypto-256和Crypto-384加密服务。
Lattice ORAN™控制参考设计
POS PHY Level 3链路

Reference Design

POS PHY Level 3链路

Enables real-time detection, classification, and tracking of multiple objects in images and video streams at the edge.
POS PHY Level 3链路
POS PHY Level 3链路

Reference Design

POS PHY Level 3链路

Enables real-time identification and classification of defects in manufacturing, assembly, and inspection processes at the edge.
POS PHY Level 3链路
5G Small Cell PCIe to JESD204B Bridge Reference Design

Reference Design

5G Small Cell PCIe to JESD204B Bridge Reference Design

5G Mid-Power Integrated Small Cell, reference platform is a comprehensive development board tailored for 5G baseband processors and transceiver frontends.
5G Small Cell PCIe to JESD204B Bridge Reference Design
莱迪思ORAN IEEE 1588 PTP安全同步参考设计

Reference Design

莱迪思ORAN IEEE 1588 PTP安全同步参考设计

莱迪思ORAN 1.1参考设计展示了如何提供高度可靠的时间同步和相位对齐,从而在5G ORAN网络中实现精确的定时。
莱迪思ORAN IEEE 1588 PTP安全同步参考设计