莱迪思博客

开启新的FPGA设计是一趟令人兴奋而又充满挑战的旅程，对于初学者来说尤其如此。FPGA世界为创建复杂、高性能的数字系统提供了巨大的潜力，但同时也需要对各种设计原理和工具有扎实的了解。无论您是设计新手还是经验丰富的FPGA专家，有时你会发现可能会遇到一些不熟悉的情况，包括理解时序约束到管理多个时钟域，或者需要去了解最新的器件和软件功能。 在本文中，我们将分享一些有用的技巧，帮助您快速开始设计，避免常见的设计陷阱。通过掌握这些关键技巧，可以确保您在开发工业设备、医疗设备、智能家居设备、自动驾驶汽车和机器人应用时，更顺利、更高效的进行设计流程，最终成功实现FPGA设计。现在让我们来深入了解这些基本技巧，并探讨如何利用它们来提高FPGA设计和相关技能。 1. 掌握时序约束 时序约束对于指导布局和布线过程至关重要。它们可用于优先处理某些物理设计，如时序、功耗和面积使用。在实施以太网、PCIe或USB等通信协议以及电机控制和工业自动化应用等控制系统时，时序约束至关重要。通过设置精确的时序约束，可以确保复杂的RTL设计满足I/O输入输出的物理和接口要求。 时序约束不仅要满足设计的即时要求，还要确保长...

在技术飞速发展的今天，新兴的航空电子、关键基础设施和汽车应用正在重新定义人们对现场可编程门阵列（FPGA）的期望。FPGA之前主要依靠闪存来存储配置位流。这种方法适用于许多主流FPGA配置应用；然而，随着技术的进步以及对更高可靠性和性能的需求增加，人们需要更多样化的配置存储选项。这种转变的催化剂在于应用和行业的不同需求，它们目前正不断突破FPGA应用的极限，要求在数据完整性、系统耐用性和运行效率等方面更进一步。 现代应用需要更先进的功能 更高的耐用性和可靠性：高级驾驶辅助系统和先进的互连航空电子技术等应用要求元件能够承受恶劣的环境条件，并具有较高的耐用性。闪存虽然在某些条件下性能可靠，但在耐用性方面存在局限性，因此无法满足这些严格的要求。 更快的配置时间：在实时传感器数据处理或高可靠性通信等对时间要求极高的环境中，对快速配置的需求至关重要。传统的闪存会导致启动时间延迟。 从闪存到MRAM：任务成功的关键 为FPGA设计电路或应用时，需要使用硬件描述语言（HDL）来描述FPGA内部的功能应如何布线。HDL代码使用FPGA开发软件（如Lattice Radiant&t...

您是刚刚接触莱迪思半导体产品并希望评估莱迪思软件开发工具的开发人员吗？在莱迪思，我们提供业界领先的低功耗现场可编程门阵列（FPGA）产品和开发工具，无论您是经验丰富的FPGA开发人员还是首次使用莱迪思产品，都将对您的设计有所帮助。 从通用和超低功耗FPGA设计到视频互连和控制&安全设计，我们为开发人员提供了一套先进、易用的强大设计软件和环境，以充分利用器件的功能。 莱迪思软件许可选项概述 莱迪思可根据您的开发要求提供免费和付费的器件许可证来访问这些设计软件。更多信息，请参阅下面的器件支持表（可能会有变动）。 免费许可证： 这些许可证可以访问某些具有完整比特流生成功能的器件，可在我们的网站轻松申请。 订购许可证： 这些许可证需要付费。为确保每个用户获得最适合的工具，我们提供有效期为60天的评估许可证，供用户在购买前进行首次评估。 自助服务软件许可 在当今快节奏的数字世界中，我们知道效率和易用性是任何项目的成功关键。为了帮助简化订购软件许可证的申请流程，莱迪思推出了一个全新的自助服务平台。该平台采用直观的界面设计，用户可以在一个平台申请、管理和跟踪他们的软...

随着FPGA密度和复杂性的提高，设计团队会将之前由其他类型的半导体（如ASIC和MCU）处理的设计迁移到这些更复杂的FPGA上。然而，通常情况下，复杂性的器件可能会带来新的挑战，设计人员可以依靠软件工具高效实现设计，充分发挥FPGA器件的高级功能。 莱迪思Radiant®软件提供FPGA设计流程功能来满足这些设计原则，同时利用了FPGA设计流程的优势——提供行业领先的工具和特性，帮助用户高效开发FPGA应用。 在最新的Radiant软件版本中，莱迪思增加了宏设计流程，可以实现基于模块的设计流程。这有助于设计人员更快地实现时序收敛，在不同项目中重用设计，并强化Radiant软件所支持的现有基于团队的设计环境。 更快的时序收敛 宏设计流程带来的众多好处之一是，它可以通过锁定项目中关键设计模块的性能且仅重新编译设计中的其他模块，从而缩短时序收敛周期。 以下面的设计示例为例。 图1. “滤波器（Filter）”这一层级是设计中的关键时序模块，设计的其余部分可以相对容易地收敛时序。“滤波器”这一层级可以设置为宏...

The importance and adoption of FPGA technologies are growing exponentially in space applications thanks to their on-orbit reconfigurability, responsiveness, and flexibility. This is especially true for the latest space application development aimed at Low Earth Orbit (LEO). Operators in LEO typically deploy fleets of satellites to perform applications from ship and asset tracking to weather, environment, and ecosystem monitoring. However, developing applications for space brings challenges ...

以前的FPGA设计很简单。设计人员只需在芯片中全局设置基本时钟约束即可。而如今FPGA设计变得复杂起来。设计中会有多个时钟，需要考虑这些时钟之间的关系。还可能需要考虑时钟域交叉的问题。因此，当今的FPGA设计工具必须拥有更强大的分析功能，从而为设计人员确定时钟域交叉的位置，或者能够约束多个时钟，并对I/O进行约束确保顺利进行芯片设计。 约束是用来指导FPGA设计的实现工具，例如综合和布局布线。它们可以让设计团队确定设计的性能要求并帮助设计工具满足这些要求。设计约束和时序约束在FPGA设计中十分重要，因为它们明确了工具需要优化和报告的内容。不受约束的设计不会获得优化和产生报告，因为没有对它们设置约束来明确其运行速度；此外，这些工具也不会告知设计的执行速度如何，因为没有明确的指示来告诉工具需要此类信息。 因此，在最新版本的莱迪思Radiant设计工具中，我们关注两个目标——性能和分析。 图1：Radiant 3.1  Radiant 3.1改进了时序约束和时序分析之间的关联性，从而让模拟性能尽可能地接近实际的器件性能。该版本的设计工具还延续了我们在时钟频...

本文介绍了如何在一个DAC和莱迪思FPGA之间实现单个时钟域的SPI接口。

本文主要介绍了如何在DAC和莱迪思FPGA之间实现两个时钟域的SPI接口。

这篇博文重点介绍了如何在莱迪思FPGA上合理地说明和验证时序约束。

你是否在开发嵌入式系统软件？你是否对使用RISC-V处理器感兴趣？