随着FPGA密度和复杂性的提高，设计团队会将之前由其他类型的半导体（如ASIC和MCU）处理的设计迁移到这些更复杂的FPGA上。然而，通常情况下，复杂性的器件可能会带来新的挑战，设计人员可以依靠软件工具高效实现设计，充分发挥FPGA器件的高级功能。
莱迪思Radiant®软件提供FPGA设计流程功能来满足这些设计原则，同时利用了FPGA设计流程的优势——提供行业领先的工具和特性，帮助用户高效开发FPGA应用。
在最新的Radiant软件版本中，莱迪思增加了宏设计流程，可以实现基于模块的设计流程。这有助于设计人员更快地实现时序收敛，在不同项目中重用设计，并强化Radiant软件所支持的现有基于团队的设计环境。
更快的时序收敛
宏设计流程带来的众多好处之一是，它可以通过锁定项目中关键设计模块的性能且仅重新编译设计中的其他模块，从而缩短时序收敛周期。
以下面的设计示例为例。
图1.
“滤波器（Filter）”这一层级是设计中的关键时序模块，设计的其余部分可以相对容易地收敛时序。“滤波器”这一层级可以设置为宏...
Read more...