AHB-Lite互连模块

AHB-Lite系统互连

莱迪思半导体的AHB-Lite互连模块是一个全参数化的软IP,用于AHB-Lite系统的高性能、低延迟互连结构。它可用于将一个或多个AHB-Lite总线主控连接到一个或多个AHB-Lite总线从动设备。

它可以让多个总线主控并行访问不同的从设备,而无需仲裁。该模块的每个从端口可实现从从动侧仲裁,从而最大程度地提高并行访问效率。

当多个总线主控访问同一从端口时,AHB-Lite互连模块支持基于轮询和固定优先级的仲裁。仲裁在一个时钟周期内完成,意味着发生仲裁时,事务将延迟一个时钟周期。

特性

  • 符合AMBA 3 AHB-Lite v1.0协议
  • 数据总线宽度最大为1024位[8、16、32、64、128、256、512、1024]
  • 地址宽度最大为32位[11、12、...、32]
  • 支持多达32个主控和32个从动设备
  • 支持分段地址空间,每个从设备最多八段
Lattice Propel

框图

AHB-Lite Interconnect Module Block Diagram

文档

快速参考
标题 编号 版本 日期 格式 文件大小
选择全部
AHB-Lite Interconnect Module - Lattice Propel Builder
FPGA-IPUG-02051 1.2 5/11/2021 PDF 958 KB
AHBL Master BFM Lite VIP - Lattice Propel Builder
FPGA-IPUG-02148 1.0 12/8/2020 PDF 808.5 KB