Lattice Blog

Share:

使用PMBus和控制PLD实现电源管理

Power Management through PMBus and Control PLD
Posted 02/14/2017 by Shyam Chandra

Posted in

在这个6篇博客组成的系列中,我们着眼于为当今复杂的电路板设计实现高效的电源管理架构时所遇到的挑战。

上一篇博客中,我们研究了一种混合架构,通过控制PLD和专用电源管理器IC来实现电源管理职能。在本篇博客中,我们将探讨采用软件驱动MCU替代专用硬件管理IC的设计架构。

Power Management through PMBus and Control PLD
使用一片控制PLD和一片MCU实现硬件管理系统

在这种架构中,一片微控制器(MCU)通过电源管理总线(PMBus,基于I²C总线的双线通信协议)管理数字控制负载点(DPOL)电源。与使用电源管理器IC的架构一样,控制PLD仍然控制电路板的内务处理功能,通过模拟控制接口(APOL)控制任何负载点的DC-DC转换器。 为了简化软件设计,大多数采用MCU的电源管理设计基于时序,通过PMBus控制DPOL电源时序。但如果要实现电路板上的APOL和DPOL的电源时序相结合以统一方式响应故障,最简单的解决方案是让CPLD使用“Power Good”信号控制电路板上的所有电源。

优点:

  • 易于调整的设计(仅适用于基于时间顺序时序的设计)
  • 丰富的软件开发工具,使得基于MCU的解决方案能够更快、更方便地进行调试
  • 通过升级固件即可快速修改设计
  • 降低围绕DPOL的布线拥挤程度,简化PCB设计

缺点:

  • 更高的BOM成本
  • 如果需要基于事件的电源时序,很难调整设计
  • 需要多个设计工具(Verilog/VHDL + 软件)
  • APOL & DPOL混合设计需要混合控制解决方案,有几个弊端:
    • DPOL和APOL的电源时序分开时,很难进行调试
    • APOL需要额外的ADC来支持遥测功能,这会增加成本
    • 没有针对电源管理的硬件仿真支持
    • 只能在电路板设计原型板上对硬件管理功能进行测试
    • 由于复杂程度的提升而导致调试时间的增加

这种模式本身就面临挑战。MCU的编程更灵活,也更容易调试,但相比专用电源管理器IC更难维护。这是因为对MCU固件进行任何更改都需要完整的系统级回归测试。这种基于软件的MCU电源管理设计的另一个潜在缺点是响应故障很慢(通常需要10-15毫秒,而使用控制PLD的设计则能提供微秒级响应)。为了实现更快的响应和基于事件的电源定序,这种设计可能需要使用控制PLD添加第二层保护。

对于混合架构的讨论已接近尾声,我们的下一篇博客将探讨使用带有片上模数转换器的控制PLD实现的电源管理架构。

阅读电源管理器系列的其他博客:

了解更多关于我们的电源管理器产品以及相关开发套件和开发板的信息。

Share:

Like most websites, we use cookies and similar technologies to enhance your user experience. We also allow third parties to place cookies on our website. By continuing to use this website you consent to the use of cookies as described in our Cookie Policy.