使用控制PLD简化电路板设计和调试

目前，设计工程师面对的一项主要挑战是：如何以更快、更便宜的方式将更多功能集成到电路板中？解决该问题的首选方式是使用高度集成的ASIC和SoC实现数据传输或负载功能。不过，仅仅是简单地将所有的大尺寸器件连接起来还不能称之为完整的设计。还需要额外的控制功能，包括电源管理、电平转换桥接功能、电路板专用胶合逻辑、串行端口以及I/O扩展等。能够实现所有上述功能并且最为方便的方式是将这些功能集成到一片可编程器件中，比如说CPLD或非易失FPGA——称为“控制PLD”。

进一步了解CPLD和非易失FPGA

CPLD和非易失FPGA因其灵活性而知名，能够快速、经济地集成所有控制功能。在系统中，通常按照顺序第一个启动控制PLD，并在所有其他器件停止工作后再关闭。尽管设计工程师通常在设计初期就已经将I/O定义好了，但控制PLD中实现的逻辑往往在整个设计和调试过程中都会发生变化。设计工程师能够自由地为给定的器件添加逻辑。如果器件大小无法满足逻辑功能所需，设计工程师可将设计迁移至具备更高逻辑密度的器件中（密度迁移）。即使是在电路板部署到现场之后，用户还能对设计进行更改，无需将电路板带回工厂进行操作。

有时候，增加的逻辑密度或I/O可能不够。诸如视频桥接等应用需要更多内部存储空间以及更多的逻辑资源用于提升片上图像缓存空间，为大尺寸显示器增强图像清晰度。另一个例子是集成软核处理器的设计，在设计和调试过程中片上资源可能无法满足内部代码所需。为了满足不断增长的资源需求，可使用CPLD和非易失FPGA支持更大的嵌入式片上存储器。

准备好使用非易失FPGA（CPLD）了吗？

我们的MachXO3器件能够提供各种密度、I/O功能和封装选择，实现各类需要CPLD或非易失FPGA的控制PLD应用。上述器件的增强功能能够满足目前的复杂系统对于控制PLD的要求。最新的MachXO3L-9400和MachXO3LF-9400器件带有384个I/O、9400个LUT以及容量大约为0.5Mb的嵌入式RAM，以满足青睐MachXO3产品系列的灵活性，但同时又在寻求更多I/O和更高性价比封装的客户的需求。上述全新的器件是服务器、通信、工业和显示市场的理想选择，既能让先进元器件使用起来更简单，还能符合预算和时间要求。MachXO3产品系列中的低端产品拥有诸多高端功能。即使是相对来说比较简单的系统亦可从高端的非易失FPGA功能中获益。

随着电路板变得越来越复杂，对于逻辑、性能和I/O数量的需求也随之提升。莱迪思为MachXO3产品系列添加了新成员和新功能，为设计工程师解决挑战提供最佳支持。