コストの削減 – ECP5とECP5-5Gは競合企業のFPGAに比べて40％もコストが削減でき、ルーティングアーキテクチャ、デュアルチャネルSERDES、拡張DSPブロックを内蔵したASICとASSPへの接続を提供し、乗算器の使用率を最大4倍にします。
小型で2倍の機能密度 – 最大85K LUTでSERDESを使用した10 x 10 mm、0.5 mmピッチパッケージを実現。スマートボールの減少により、既存の低コストPCB技術をパッケージへ簡単に統合します。
消費電力が30 %低下 –
0.25W以下でシングルチャンネルSERDES機能、0.5W以下でクワッドチャンネルSERDES機能とスタティックとダイナミック共に低消費電力化。