ECP5 FPGA ファミリ

接続と加速化アプリケーションの電力、サイズ、コストの常識を覆す

Related Products


Embedded Vision Development Kit

コストの削減 – ECP5とECP5-5Gは競合企業のFPGAに比べて40％もコストが削減でき、ルーティングアーキテクチャ、デュアルチャネルSERDES、拡張DSPブロックを内蔵したASICとASSPへの接続を提供し、乗算器の使用率を最大4倍にします。

小型で2倍の機能密度 – 最大85K LUTでSERDESを使用した10 x 10 mm、0.5 mmピッチパッケージを実現。スマートボールの減少により、既存の低コストPCB技術をパッケージへ簡単に統合します。

消費電力が30 %低下 – 0.25W以下でシングルチャンネルSERDES機能、0.5W以下でクワッドチャンネルSERDES機能とスタティックとダイナミック共に低消費電力化。

特長

  • ECPでは最大3.2 Gbps、では最大 5 Gbps の SERDES データレート
  • デュアルチャネルブロックでデバイスあたり最大 4 チャネルを使用して粒度を高めます
  • 拡張 DSP ブロックにより、対称フィルタのリソースが 2 倍に向上
  • シングル・イベント・アップセット（ SEU ）軽減サポート
  • LVCMOS 33/25/18/15/12, XGMII, LVTTL, LVDS, Bus-LVDS, 7:1 LVDS, LVPECL 及び MIPI D-PHY 入力インターフェースへのプログラマブル I/O サポート

車載機器向け ECP5 も Diamond にて入手可能ですがライセンス管理されております。下記よりライセンスのリクエストができます。

リンクに飛ぶ

ファミリーテーブル

ECP5 及び ECP5-5G デバイス選択ガイド

デバイス LFE5UM-25
LFE5UM5G-25		 LFE5UM-45
LFE5UM5G-45		 LFE5UM-85
LFE5UM5G-85		 LFE5U-12 LFE5U-25 LFE5U-45 LFE5U-85
LUT数 (K) 24 44 84 12 24 44 84
sysMEM ブロック (18 Kbits) 56 108 208 32 56 108 208
埋め込みメモリ (Kbits) 1008 1944 3744 576 1008 1944 3744
分散RAMビット(Kbits) 194 351 669 97 194 351 669
18 x 18 乗算器 28 72 156 28 28 72 156
SERDES (デュアル/チャネル) 1 / 2 2 / 4 2 / 4 0 0 0 0
PLLs/DLLs 2 / 2 4 / 4 4 / 4 2 / 2 2 / 2 4 / 4 4 / 4
0.5 mm 空間I/Oカウント
  LFE5UM-25
LFE5UM5G-25		 LFE5UM-45
LFE5UM5G-45		 LFE5UM-85
LFE5UM5G-85		 LFE5U-12 LFE5U-25 LFE5U-45 LFE5U-85
285 csfBGA (10 x 10 mm) 118 / 2 118 / 2 118 / 2 118 / 0 118 / 0 118 / 0 118 / 0
0.8 mm 空間I/Oカウント
  LFE5UM-25
LFE5UM5G-25		 LFE5UM-45
LFE5UM5G-45		 LFE5UM-85
LFE5UM5G-85		 LFE5U-12 LFE5U-25 LFE5U-45 LFE5U-85
256 caBGA (14 x 14 mm) 197 / 0 197 / 0 197 / 0
381 caBGA (17 x 17 mm) 197 / 2 203 / 4 205 / 4 197 / 0 197 / 0 203 / 0 205 / 0
554 caBGA (23 x 23 mm) 245 / 4 259 / 4 245 / 0 259 / 0
756 caBGA (27 x 27 mm) 365 / 4 365 / 0

ECP5 車載機器用デバイス選択ガイド

デバイス LAE5U-12 LAE5UM-25 LAE5UM-45
LUT数 (K) 12 24 44
sysMEM ブロック (18 Kbits) 32 56 108
埋め込みメモリ (Kbits) 576 1008 1994
分散RAM ビット (Kbits) 97 194 351
18 x 18 乗算器 28 28 72
SERDES (デュアル/チャネル) 0 1 / 2 2 / 4
PLLs/DLLs 2 / 2 2 / 2 4 / 4
0.8 mm 空間I/Oカウント
  LAE5U-12 LAE5UM-25 LAE5UM-45
381 caBGA (17 x 17 mm) 197 / 0 197 / 2 203 / 4

ソリューション

ECP5 FPGAはスモールセル、ブロードバンドアクセス、産業用ビデオなどの大量生産アプリケーションで画像処理機能や柔軟な接続機能を実装するにおいて、低コストかつ低消費電力、そして小フォームファクタのソリューションとなります。

Automotive InfotainmentExpand Image

車載機器インフォテインメントソリューション

  • ダッシュボード、インストルメント・クラスタディスプレイおよび後部座席エンターテイメントアプリケーション用に、単一または複数のディスプレイを柔軟に駆動
  • 高速SERDESチャネルでOpen LDI, LVDS FPD-Link, eDP, PCIe, 及びGigEへのビデオインターフェースへの接続
  • GPIOを使用しディスプレイの周辺機器と電源シーケンスのコントロールが可能
Low Cost Connectivity for Small Cell Wireless Basestations Block Diagram

スモールセル基地局向け低コストのコネクティビティ

  • CPRI、ORI、コンプレストCPRI等デジタル・フロントエンド の柔軟なインターフェイス
  • マルチキャリアDUC/DDC及びCFRなどのピコセルにおけるDFE補助機能
  • LVDS、JESD207、JESD204B等アナログ・フロントエンドの柔軟なインターフェイス・オプション
Low Power Integration for Industrial Video Cameras Block Diagram

産業用ビデオカメラに低消費電力で機能集積

  • 各種イメージセンサと直接インターフェイス（MIPI CSI-2、sub-LVDS、HiSPi、パラレル）
  • ブロックメモリおよびDSPマクロによる高性能 WDR（Wide Dynamic Range）及びその他の画像信号処理の実装
  • 高速SERDES、LVDS、PCIe、GigE等の柔軟なビデオ・インターフェース用オプション
Small Form Factor Solution for Smart SFPs Block Diagram

小フォームファクタでのスマートSFPソリューション

  • OAM（Operation and Maintenance）機能を持つスマートSFPソリューション
  • 10mm x 10mmパッケージによる光モジュール用小フォームファクタ・ソリューション
  • 低コスト・低消費電力のSERDESおよび10/100/1000 MAC接続
Low-Cost, Low-Power PCIe Side-Band Solution for MicroserversExpand Image

低コスト、低電力マイクロサーバー向けPCIeサイドバンドソリューション

  • 12CまたはSPIからコントロールデータプレーンをPCIeなどの高速回路に抽出する
  • 低電力、小型のオーバーヘッドPCIeサイドバンド信号を実装
  • 低コストなECP5/ECP5-5G SERDES、SGMII、 PCIe Gen 1 (2.5 Gbps)と  Gen 2 (5 Gbps)を活用

Videos

Lattice Fully Functional FPGA- based BMC

Lattice Fully Functional FPGA- based BMC

Baseboard management controller or BMC tackles all server management functions – Health management and full remote management. Lattice has a FPGA based BMC solution running on Lattice ECP5 FPGA with SW solution implemented by Raptor Engineering. Arctic Tern is a soft BMC solution from Raptor Engineering that can replace proprietary BMC for servers. Arctic Tern is an FPGA system that runs the Kestrel soft BMC and can be plugged into existing servers to replace the BMC functionality commonly done by ASICs with proprietary software.
Solid Silicon and Raptor Engineering X1 Static

Solid Silicon and Raptor Engineering X1 Static

Solid Silicon X1 system in package embeds Lattice FPGA technology with OpenPOWER CPUs delivering fully self-sovereign, verifiable control down to the silicon - delivered with fully open-source firmware and tools.

デザインリソース

IP＆リファレンスデザイン

プレテスト、再利用可能な機能を利用して設計の労力を軽減

ソフトウェア

使いやすい設計フローの完全版

開発キット＆ボード

当社の開発キットとボードで設計プロセスの合理化

プログラミング　ハードウェア

当社のプログラミングハードウェアでインシステム・プログラミング、インサーキット再構成の負担を軽減

ドキュメント

購読もしくは購読の変更をするには、ドキュメント通知でアカウントにログインしてください

*By clicking on the "Notify Me of Changes" button, you agree to receive notifications on changes to the document(s) you selected.

サポート

技術サポート

サポートが必要な方はこちらまで

ライセンス

ソフトウェア、IPライセンスが必要な方はこちらまで

品質と信頼性

疑問に関する参考資料

サービス

役立つその他サービス

会社情報

購入する

サポート

FOLLOW