FPGAアプリケーション空間の再定義-LatticeECP2とLatticeECP2Mファミリは、最大95KのLUTと最大5.3 MビットのブロックRAMと分散RAMを備えており、以前は高コストのFPGAにしかなかった機能を搭載しています
PCSを使用した高速SERDES-PCI Express、イーサネット (1 GbEおよびSGMII)、OBSAIおよびCPRIを含む一般的なデータプロトコルのアレイに対応するように、ジッター耐性の高い、PCSブロック付き低伝送SERDESを構成できます
電力消費のないパフォーマンス-LatticeECP2/Mファミリが最大840MbpsのLVDS I/O、DDR1/2(533 Mbps)、SPI4.2(750)に対応できないと考えるかもしれませんが、可能です