ラティス・ネクサス・プラットフォーム

低消費電力、高信頼性、ハイパフォーマンスなデザインを実現

ラティス・ネクサス・プラットフォームは、長年にわたるラティスの低消費電力FPGAについての専門知識と最先端 28nm FD-SOI 半導体製造技術を組み合わせています。このプラットフォームで、ラティスは低消費電力、ハイパフォーマンス、高信頼性、小型パッケージのデバイスファミリーを短期間に開発することができます。

ラティス・ネクサス・プラットフォームが提供する新しい3つの特徴

  • プロセス技術: バルクプロセスと比較して、75% 低い消費電力、100倍 低いソフトエラー発生率
  • アーキテクチャ: 一般的なAIアルゴリズムを最適に実現する組み込み大規模RAMブロック
  • ソリューション: 充実した、IP、リファレンスデザイン、開発ソフトウェアのソリューション

3つのイノベーション

回路デザイン:

  • FD-SOI テクノロジーの絶縁ゲートにより実現される設定変更可能なバックバイアスにより、性能 / 電力の最適化を実現
  • クリティカルエリア (オレンジ) サイズの削減により、ソフトエラーレート (SER) に対する信頼性が 100 倍上回る
  • FD-SOI はバルク CMOS プロセスを利用可能でプロセス処理数も少ない

アーキテクチャ:

  • エッジ処理に最適な内蔵大容量 RAM
  • 外部メモリへのアクセスが必要なくなりパフォーマンスが向上
  • 外部メモリにアクセスするために必要な消費電力を削減

ソリューション:

  • AI、エンベデッドビジョン、セキュリティにフォーカスしたソリューション
  • 製品開発を迅速に行うためのリファレンスデザイン、開発キット、ソフト IP、開発ソフトウェアを提供
  • エンドツーエンドの完全なソリューションにより、市場投入までの時間を短縮

Documentation

Information Resources
TITLE NUMBER VERSION DATE FORMAT SIZE
Select All
Lattice Nexus Platform: Redefining the Low Power, Small Form Factor FPGA
WP0022 Rev 1 4/21/2020 PDF 576.8 KB
A Guide to the Benefits of the Lattice Nexus FPGA Platform for Mission-Critical Applications
WP0028 1.0 1/22/2021 PDF 449.4 KB

*By clicking on the "Notify Me of Changes" button, you agree to receive notifications on changes to the document(s) you selected.