デバイスをもっとスマートに、もっと優美に
あらゆるものを何にでも接続
インテリジェントオートメーションを可能に
技術革新及び産業用規格の発展
低消費電力、コンパクトサイズ用に最適化されたFPGA、CPLD、及びシステム管理
世界最小のFPGA
世界で最も汎用性の高いビデオブリッジFPGA
ブリッジ＆拡張FPGA
電力＆温度管理
接続＆アクセラレーション
設計を完成させるための必需品
使い易い完全な設計ツール
HD製品を強化するHDMI、MHL、及びsuperMHLデバイス
最適な製品を選択するためのヘルプ
ヘルプが必要ですか。当社がいつでもお手伝いします
必要なFPGAソフトウェア及びIPライセンスを探す
主要な参考資料
仕事に役立つ外部リソース
当社のレガシー製品を見る
直販、代理店、及び流通
ラティス製品をWebで購入
生産が終了したラティスの商品を購入する
ラティス社について
投資家およびアナリストのための情報
ラティス社の活動について
ラティス社は魅力的ですか。
ラティス製品は、お客様が技術革新を継続するように開発されています。お客様の設計が大量生産の携帯ハンドセットか、または最先端の通信インフラ機器かにかかわらず、ラティスの低コスト・低消費電力FPGAとCPLD、及び電源管理デバイスは、お客様が競合他社に先駆けてアイデアを市場に投入するための支援をいたします。
FPGAが非常に大規模で消費電力が大きく、かつ高価なものという既成概念をECP5ファミリが打破します。ECP5は小型な大量生産用途に特化したアーキテクチャで、低コストかつ低消費電力、そして小フォームファクタを実現しました。ASIC/ASSPを補う接続機能ソリューション用途に理想的です。
LatticeECP3 FPGAファミリは、効率的なFPGAとSERDESの利点を最大限発揮するように設計されています。例えばPCIeやHDMI、CPRI、JESD204、GbE、あるいはXAUI対応が必要ではありませんか？大丈夫です。所用数量または性能的な要件が高く、サイズや消費電力に制約がある場合は、LatticeECP3は最適のソリューションです。
低コストFPGAファミリ
未来の通信ネットワークのニーズに応える高性能FPGA
モバイル用途のFPGAとしては最も集積度が高いiCE40 Ultra™が、驚くほど迅速な開発を可能にします。消費電力やコスト、そしてサイズとBOMをいづれも低減しつつも、現行モデルをアップグレードしたり、或いは全く新規機能を組み込んだりできます。
iCE40 FPGAを使用すると、独創的なモバイル製品を作り上げると同時に、コストと消費電力、そしてサイズ及びスケジュールを目標内に収めることができます。iCE40デバイスでは、標準品をベースにソリューションをカスタマイズすることで、迅速なイノベーションを可能にします。最小限のコストと労力で、製品を大幅に差別化できます。
実装面積をわずか6mm2で最大50％低消費電力を実現、スリープモードを内蔵したカメラ・ディスプレイ向け業界初プログラマブルソリューション。最大12 Gbpsで4K UHD対応の業界最速MIPI D-PHYブリッジソリューション
MachXO3 FPGAファミリは先進のパッケージテクノロジを採用した不揮発性、インスタントオンで小フォームファクタの製品です。MachXO3はMIPI DSI/CSI-2インターフェイスなどのブリッジ用途に最適な性能を提供します。入手可能なパッケージではポート当たり最小単価で多ピンのラインアップを揃えています。
各賞を受賞したインスタントオンのMachXO2は、システム制御機能を迅速に実装するために最適なデバイスです。ルータや基地局、サーバ、ストレージ、産業用、及び医療用など、全てのPLDがめざす高信頼性と低コストを備えています。
制御用PLD
不揮発性FPGAファミリ
ispMACH 4000ZE CPLDファミリは、超低消費電力で大量生産の携帯機器用途に最適です。コスト最適化されたispMACH 4000ZEファミリは、スタンバイ電流がわずか10µA（typ.）からの、超小型パッケージです。
5V耐性CPLDデバイス
プラットホーム・マネージャ2デバイスはハードウェア管理のデザインを簡素化し、開発期間を短縮し、信頼性を一段と向上し、そして 電源・熱・コントロール機能各管理機能 を単一デザインに統合することでBOMリストとコストを低減します。これら一連のハードウェア管理デザインの実装は、プラットホーム・デザイナ（Platform Designer）ツールを用いておこないます。
プラットホーム・マネージャは、スケーラビリティとインシステム・アップグレード機能に優れた電源管理ソリューションを提供し、ボードの消費電力を最大30%削減します。故障ログ機能とダイナミック電力の削減により、プラットホーム・マネージャファミリは12系統から36系統まで、全ての今日の電力分配アーキテクチャに対応します。
パワーマネージャがあれば、シーケンス制御や複数電源の管理などの電源管理機能を簡素化でき、最大12系統までの複数のシステム内電源を制御できます。パワーマネージャを使用すると、電源管理コストを最大50%削減できます。またフラッシュメモリの意図せぬ書き換えも防止でき、設計時間が大幅に短縮されます。
ispClockデバイス1個で、ゼロ遅延バッファ、ファンアウト・バッファ、終端抵抗、遅延ライン、及び蛇行したクロック配線レイアウトを置き換えることができます。ispClockは厳しいスキュー及びジッタ規格に適合させながら、様々なシグナリング要件や複数のクロック周波数のクロックネットをドライブするようにインシステム・プログラム可能です。
Lattice offers its programmable devices in many package options such as BGA, TQFP, and Lead Free, Halogen Free (RoHS Compliant).
If you do not see the part you are looking for please consult our Mature and Discontinued Devices page.
ラティスのeARC製品は、HDMI 2.1 eARC機能をテレビ、AVR、サウンドバーに追加可能
TVプロセッサをポートプロセッサで自由に活用－最大8K解像度で、superMHL、HDMI 2.0、HDCP2.2に対応
ホームシアターポートプロセッサは相互運用性とより速い切替を保証
画質を向上させ、ネイティブのビデオ解像度を最大Ultra HDの解像度に変換するBlu-rayプレーヤーおよびA/Vレシーバ用ビデオプロセッサ
HDMI/MHLで60fpsのプレミアム4Kコンテンツを、HDCP 2.2コンテンツ保護を備えたsuperMHLで60fpsの8Kコンテンツを安全に伝送し、下位互換性も対応
ラティスのHDMIトランスミッタICは、セットトップボックスなどのソース機器からテレビやモニタに至るまで、HDビデオを提供します
追加のマイクロコントローラ不要で、PCのマザーボード、ノートパソコン、およびグラフィックスカードからのHDMIおよびDVI信号を送信できます
HDCP 2.2技術で保護されたプレミアム4K Ultra HD商用娯楽コンテンツを、HDMI / MHLレシーバを介して安全に受信します
HDMI 1.3と互換性のある複数入力および強化されたオーディオビデオ機能付きHDMI信号レシーバ
当社のUSBタイプCポートコントローラーは、より速い充電と高速データ転送を提供し、MHLおよびDisplayPort規格に対応します
ラティスのMHL-HDMI / superMHL-HDMIブリッジICは、モバイルデバイスからHDMIおよび他のインターフェースへUHDビデオを提供します。 アプリケーションには、ドングル、アダプター、ドックなどがあります。
従来のアナログ家電機器に最新のデジタルMHLもしくはHDMI 4K UHD TVおよびモニターを接続
デュアルリンクiTMDSトランスミッタICを備えたWUXGAおよびWQXGA解像度ディスプレイに高帯域幅コンテンツ保護（HDCP)を追加
PCモニター、TVおよびプロジェクタ向けデジタルビデオレシーバチップ
ラティスの開発ボード及びキットは、設計プロセスの効率化に役立ちます。すぐに使えるデモと使いやすいキットがあれば、プロトタイプから製品まで迅速に移行することを可能にします。
検証済みで再利用可能な機能を用いて設計労力を軽減しましょう。これら実績のあるIPコアはラティスのデバイス・アーキテクチャに最適化されており、最新デバイスの特長をフルに引き出す高速動作かつリソース使用効率の高い結果を得ることができます。
Lattice FPGAファミリ用の先進の設計ツールです。使いやすいGUIでデザインの推敲に優れ、最適化された設計フローや充実したtclスクリプティングなど、多くの機能性を備えるDiamondの設計プロセスにアップグレードしましょう。
iCE40 UltraPlus対応のフル機能FPGA設計ツールスイートはエッジアプリケーション向けに最適化されており、統合された設計フレームワークと圧倒的な使い易さで予測可能な設計コンバージェンスを実現します
この使いやすい設計ツールはお客様がコストと消費電力要件、そして市場投入までの期間を満たすための支援をします。iCEcube2設計ツールは小論理規模FPGAのiCE40ファミリに対応します。
ispLEVER ClassicはラティスのCPLDとマチュアPLD製品用の設計環境です。コンセプトからデバイス書き込みファイルの生成まで、設計プロセスの全ての作業を実行できます。
ニューラルネットワークNNコンパイラは、TensorFlowとCaffeからの出力を取り込み、ラティスCNNとBNN アクセラレータIPでの実装向けにコンパイルします
Lattice FPGAにLatticeMico32ソフトプロセッサおよびLatticeMico8ソフトマイコンと、ペリフェラル回路の実装に用います。LatticeMico Systemは、組み込みソフトウェア構築用に業界で標準的に用いられているオープンソースの開発・アプリケーション・フレームワークであるEclipse C/C++開発ツール（CDT）環境をベースにしています。
プラットホーム・マネージャとパワーマネージャ、およびispClockの各デバイスに対応する設計およびシミュレーション環境です。
プログラマーはラティス全てのデバイスのプログラミング用で、ラティスDimaondに搭載されています
はLatticeECP3のSERDESデバッグを支援します