ラティスの設計ツールとIPはお客様の継続的なイノベーションのために提供されています。大量生産の携帯電話であれ最先端の通信インフラ機器であれ、こうした使いやすいツールとIPは独自のアイディアを競合他社に先駆けて製品化して市場に投入するための強力な支援となります。
Lattice FPGAファミリ用の先進の設計ツールです。使いやすいGUIでデザインの推敲に優れ、最適化された設計フローや充実したtclスクリプティングなど、多くの機能性を備えるDiamondの設計プロセスにアップグレードしましょう。
iCE40 UltraPlus対応のフル機能FPGA設計ツールスイートはエッジアプリケーション向けに最適化されており、統合された設計フレームワークと圧倒的な使い易さで予測可能な設計コンバージェンスを実現します
Lattice PropelはFPGAベースのプロセッサ・システムのハードウェア設計と、プロセッサ・システムのソフトウェア設計の開発、分析、コンパイル、デバッグのためのコンプリート・グラフィカル/コマンド・ライン・ツールです。
この使いやすい設計ツールはお客様がコストと消費電力要件、そして市場投入までの期間を満たすための支援をします。iCEcube2設計ツールは小論理規模FPGAのiCE40ファミリに対応します。
ispLEVER ClassicはラティスのCPLDとマチュアPLD製品用の設計環境です。コンセプトからデバイス書き込みファイルの生成まで、設計プロセスの全ての作業を実行できます。
ニューラルネットワークNNコンパイラは、TensorFlowとCaffeからの出力を取り込み、ラティスCNNとBNN アクセラレータIPでの実装向けにコンパイルします
An end to end ML model training, validation and compilation tool targeting Lattice’s FPGAs
Lattice FPGAにLatticeMico32ソフトプロセッサおよびLatticeMico8ソフトマイコンと、ペリフェラル回路の実装に用います。LatticeMico Systemは、組み込みソフトウェア構築用に業界で標準的に用いられているオープンソースの開発・アプリケーション・フレームワークであるEclipse C/C++開発ツール（CDT）環境をベースにしています。
プラットホーム・マネージャとパワーマネージャ、およびispClockの各デバイスに対応する設計およびシミュレーション環境です。
プログラマーはラティス全てのデバイスのプログラミング用で、ラティスDimaondに搭載されています
はLatticeECP3のSERDESデバッグを支援します
Looking for older versions of our software tools? Try the FPGA Software Archive or the ASSP Software Archive.