CSI-2/DSI D-PHY接收器

将MIPI CSI-2/DSI数据流转换为并行数据

移动行业处理器接口D-PHY (MIPI D-PHY®)主要开发用于支持移动设备的摄像头和显示器互连,并成为行业主流的高速PHY解决方案,适用于智能手机应用。它通常用于MIPI摄像机串行接口-2(CSI-2)和MIPI显示串行接口(DSI)协议的互连。MIPI D-PHY满足手机设计对于低功耗、低噪声、高噪声免疫的要求。

MIPI D-PHY是用于典型摄像头和显示应用的非常常用的PHY。设计用于取代基于LVCMOS或LVDS的传统并行总线。莱迪思的该子模块可以用于在FPGA逻辑中需要D-PHY接收机的应用。

特性

  • 符合MIPI DSI v1.1,MIPI CSI-2 v1.1和MIPI D-PHY v1.1规范
  • 支持MIPI DSI和MIPI CSI-2接口,速率高达10 Gb/s
  • 支持1,2 或4条MIPI D-PHY数据通道
  • 支持仅DSI数据包的非突发模式与同步事件传输
  • 提供垂直和水平消隐下的LP(低功耗)模式

框图

CSI-2/DSI D-PHY Receiver

Resource Utilization

IP Configuration for Nexus Family
Lane
(Gear)
RX Interface Type IP Type Bit Rate
(Lane)
Parser AXI Bus LMMI Bus Registers LUT2 EBR High-Speed I/O esources
4(8) CSI-2 Hard D-PHY4 1000 Mbps EN EN DIS 629 699 2 1 x Hard D-PHY
4(8) CSI-2 Soft D-PHY 1000 Mbps EN EN DIS 706 1212 2 4 x IDDRX4,
1 x ECLKDIV,
1 x ECLKSYNC
4(16)3 CSI-2 Hard D-PHY4 2500 Mbps EN EN DIS 852 991 4 1 x Hard D-PHY
4(8)3 CSI-2 Soft D-PHY4 1500 Mbps EN EN DIS 706 1270 2 4 x IDDRX4,
1 x ECLKDIV,
1 x ECLKSYNC
4(16) DSI Hard D-PHY4 2000 Mbps EN EN EN 1006 1520 4 1 x Hard D-PHY
4(16) DSI Hard D-PHY5 2000 Mbps EN EN EN 1006 1520 4 1 x Hard D-PHY
4(8) DSI Hard D-PHY4 1200 Mbps EN EN DIS 682 843 2 1 x Hard D-PHY
2(8) DSI Hard D-PHY4 800 Mbps EN DIS DIS 448 566 2 1 x Hard D-PHY
4(16)3 CSI-2 Hard D-PHY4 2500 Mbps EN EN EN 870 1041 4 1 x Hard D-PHY
4(8)3 CSI-2 Hard D-PHY4 1500 Mbps EN EN EN 585 747 2 1 x Hard D-PHY
2(8) CSI-2 Hard D-PHY4 800 Mbps EN DIS DIS 447 554 2 1 x Hard D-PHY

1. All other settings are default.
2. The distributed RAM utilization is accounted for in the total LUT4s utilization. The actual LUT4 utilization is distribution among logic, distributed RAM, and ripple logic.
3. Data Settle settings were changed in these configurations to match their target Bit Rate per Lane.
4. Hard D-PHY – CIL Bypassed
5. Hard D-PHY – CIL Enabled
For more information regarding a specific configuration, the user can generate the IP, run synthesis and MAP, and check the MAP reports for resource utilization.

To view the complete Resource Utilization of the CSI-2/DSI D-PHY Receiver IP Core, click here to view the table.

订购信息

CSI-2 DSI D-PHY接收器IP核可在Diamond设计软件中免费使用。

若要在Radiant设计软件中使用该IP,则需购买:

产品系列 订购编号 描述
CrossLink-NX DPHY-RX-CNX-U 单次设计许可
CrossLink-NX DPHY-RX-CNX-UT 多站点许可

文档

快速参考
标题 编号 版本 日期 格式 文件大小
选择全部
CSI2/DSI D-PHY Receiver IP Core User Guide for Diamond Design Software
FPGA-IPUG-02025 1.5 11/24/2021 PDF 1.3 MB
CSI-2/DSI D-PHY Rx IP Core - Lattice Radiant Software
FPGA-IPUG-02081 2.1 2/2/2024 PDF 1.5 MB