CSI-2 / DSI D-PHY レシーバ

MIPI CSI-2 / DSI をパラレルデータに変換

MIPI® D-PHY は、モバイルシステム内でカメラやディスプレイをプロセッサと接続するため開発されました。今ではスマートフォンなどのアプリケーション向け業界標準の高速 PHY ソリューションになっています。D-PHY は MIPI CSI-2 及び MIPI DSI のプロトコル仕様と組み合わせて使用されます。MIPI D-PHY は、スマートフォンなどの設計で必要とされる低消費電力、低ノイズ、高ノイズ耐性という厳しい要求を満たしています。

MIPI D-PHY はカメラやディスプレイの標準的なインタフェースです。LVCMOSやLVDSなどの従来のパラレルバスを置き換えるために設計されました。この IP で FPGA に D-PHY レシーバを実装することができます。

特長

  • MIPI DSI v1.1、MIPI CSI-2 v1.1 及び MIPI D-PHY v1.1 仕様に準拠
  • 最大 6 Gpbs までの MIPI DSI 及び MIPI CSI-2 インターフェースに対応
  • 1,2 または 4 レーンの MIPI D-PHY に対応
  • 非バーストモードで同期イベントを使用した DSI パケット転送に対応
  • 垂直、水平ブランキング中の LP (低消費電力) モードに対応

Jump to

ブロック図

CSI-2/DSI D-PHY Receiver

Resource Utilization

IP Configuration for Nexus Family
Lane
(Gear)
RX Interface Type IP Type Bit Rate
(Lane)
Parser AXI Bus LMMI Bus Registers LUT2 EBR High-Speed I/O esources
4(8) CSI-2 Hard D-PHY4 1000 Mbps EN EN DIS 629 699 2 1 x Hard D-PHY
4(8) CSI-2 Soft D-PHY 1000 Mbps EN EN DIS 706 1212 2 4 x IDDRX4,
1 x ECLKDIV,
1 x ECLKSYNC
4(16)3 CSI-2 Hard D-PHY4 2500 Mbps EN EN DIS 852 991 4 1 x Hard D-PHY
4(8)3 CSI-2 Soft D-PHY4 1500 Mbps EN EN DIS 706 1270 2 4 x IDDRX4,
1 x ECLKDIV,
1 x ECLKSYNC
4(16) DSI Hard D-PHY4 2000 Mbps EN EN EN 1006 1520 4 1 x Hard D-PHY
4(16) DSI Hard D-PHY5 2000 Mbps EN EN EN 1006 1520 4 1 x Hard D-PHY
4(8) DSI Hard D-PHY4 1200 Mbps EN EN DIS 682 843 2 1 x Hard D-PHY
2(8) DSI Hard D-PHY4 800 Mbps EN DIS DIS 448 566 2 1 x Hard D-PHY
4(16)3 CSI-2 Hard D-PHY4 2500 Mbps EN EN EN 870 1041 4 1 x Hard D-PHY
4(8)3 CSI-2 Hard D-PHY4 1500 Mbps EN EN EN 585 747 2 1 x Hard D-PHY
2(8) CSI-2 Hard D-PHY4 800 Mbps EN DIS DIS 447 554 2 1 x Hard D-PHY

1. All other settings are default.
2. The distributed RAM utilization is accounted for in the total LUT4s utilization. The actual LUT4 utilization is distribution among logic, distributed RAM, and ripple logic.
3. Data Settle settings were changed in these configurations to match their target Bit Rate per Lane.
4. Hard D-PHY – CIL Bypassed
5. Hard D-PHY – CIL Enabled
For more information regarding a specific configuration, the user can generate the IP, run synthesis and MAP, and check the MAP reports for resource utilization.

To view the complete Resource Utilization of the CSI-2/DSI D-PHY Receiver IP Core, click here to view the table.

注文用情報

Diamond 開発ソフトウェアは、CSI-2 / DSI D-PHY レシーバコアを無償比で提供します。

Radiant 開発ソフトウェアの場合、CSI-2 / DSI D-PHY レシーバコアは有償となります:

ふぁみに 注文用番号 ライセンスの種類
CrossLink-NX DPHY-RX-CNX-U シングルサイト・ライセンス
CrossLink-NX DPHY-RX-CNX-UT マルチサイト・ライセンス

資料

Quick Reference
TITLE NUMBER VERSION DATE FORMAT SIZE
Select All
CSI2/DSI D-PHY Receiver IP Core User Guide for Diamond Design Software
FPGA-IPUG-02025 1.5 11/24/2021 PDF 1.3 MB

*By clicking on the "Notify Me of Changes" button, you agree to receive notifications on changes to the document(s) you selected.