该参考设计提供了一个至通用的点阵液晶显示模块的处理器接口。一些拥有片上振荡器的莱迪思的CPLD或FPGA系列可以去除外部时钟源的需求,从而进一步简化实现设计。该设计也适合低功耗应用,可采用莱迪思的零功耗CPLD。
* 也可用其他器件.
注: 以上所示的性能和设计规模仅是估计。实际结果可能取决于所选择的参数,时序约束和所用的器件。若要了解更详细的情况,请查阅设计文件。除非另有说明,所有的代码和设计工作都是在PC平台上完成的。