除法器

除法器IP核是一个单时钟周期除法器,每个时钟周期内完成一次整数除法。它支持有符号或无符号的输入,并提供可配置的输出延迟。

除法器IP核使用非还原除法算法实现整数的除法运算。

一个整数除法操作有N次1位除法,其中N是商的位数。

每一次除法产生1位商和部分余数。在最后一次除法,产生最后的商数和余数。1位除法使用一个加减器来比较部分余数和分母来得到一个新的部分余数。商的值取决于部分余数的符号。在最后一次除法,更正部分余数的值得到最终的余数。

除法器IP核支持可配置的输出延迟。延迟可以是任意个时钟周期,从1到N。当延迟设置为M时,M次输出寄存器统一分配给N次1位除法运算。最后一次除法通常有输出寄存器。更多文本。

特性

  • 支持有符号或无符号的分子和分母
  • 支持4-64位的分子和分母数据宽度
  • 支持强制正余数
  • 支持可配置的输出延迟
  • 可选的时钟使能和数据有效的端口

除法器IP核可作为一个IPexpress用户可配置的IP核,能够进行IP的配置、生成网表和仿真文件用于设计。请注意,除非购买这个IP 的许可证,否则可能不能生成位流,或者生成的位流可能包含有使用期限的倒计时逻辑。

Jump to

块关系图

性能和大小

20位分子
10位分母
20输出延迟
LatticeECP3 LatticeECP2/M LatticeXP2
所需的最小器件 LFE3-17EA LFE2-6E LFXP2-5E
目标器件 LFE3-35EA-8FN672C LFE2-35E-7F672C LFXP2-30E-7F672C
寄存器 828 828 886
LUT 311 311 368
Slice 446 446 484
24位分子
12位分母
12输出延迟
LatticeECP3 LatticeECP2/M LatticeXP2
所需的最小器件 LFE3-17EA LFE2-6E LFXP2-5E
目标器件 LFE3-35EA-8FN672C LFE2-35E-7F672C LFXP2-30E-7F672C
寄存器 586 586 619
LUT 409 409 442
Slice 409 409 431
32位分子
32位分母
32输出延迟
LatticeECP3 LatticeECP2/M LatticeXP2
所需的最小器件 LFE3-17EA LFE2-6E LFXP2-5E
目标器件 LFE3-35EA-8FN672C LFE2-35E-7F672C LFXP2-30E-7F672C
寄存器 3127 3123 3137
LUT 1459 1459 1458
Slice 1791 1788 1791

1. 这是使用Lattice Diamond 2.0和Synopsys® Synplify™ Pro莱迪思F-2012.03L版软件测得的性能和资源使用数据。当使用不同的软件版本或某个FPGA系列中不同密度或速度级的目标器件时,性能可能会有所不同。

订购信息

系列 部件编号
LatticeECP3 DIVIDE-E3-U
LatticeECP2 DIVIDE-P2-U
LatticeECP2M DIVIDE-PM-U
LatticeXP2 DIVIDE-X2-U

购买: 欲了解如何购买IP核,请联系您本地的莱迪思销售办事处

文档

快速参考
资讯资源
下载
标题 编号 版本 日期 格式 文件大小
选择全部
Divider IP Core User's Guide
IPUG108 1.0 6/26/2012 PDF 1.3 MB
Parallel RapidIO User's Guide
11/1/2005 PDF 1.2 MB
Divider IP Core - Lattice Radiant Software
FPGA-IPUG-02130 1.2 5/31/2022 PDF 904.3 KB
标题 编号 版本 日期 格式 文件大小
选择全部
IP Module Evaluation Tutorial
8/1/2004 PDF 216.1 KB
IPexpress Quick Start Guide
8/5/2010 PDF 304.8 KB
标题 编号 版本 日期 格式 文件大小
选择全部
Evaluation Package for Parallel RapidIO for LatticeECP/EC FPGA
1/1/2005 ZIP 1.6 MB