I2C (Inter-Integrated Circuit) 主控- WISHBONE兼容

Reference Design for Peripheral Component Bridging

相关产品


MachXO3

Reference Design Logo该参考设计基于OpenCores I2C主器件核，提供了I2C和Wishbone总线之间的桥接。这个设计的典型应用包括WISHBONE兼容的板上微控制器和多个I2C外围元件之间的接口。 该I2C主器件核产生时钟，并负责每个数据传输的启动和终止。

 

立即跳转到

性能和尺寸

器件系列 经测试的器件* 性能 I/O引脚 设计尺寸 修订版
MachXO3L™ 6 LCMXO3L-4300C-
6BG256C		 >50MHz 29 201 LUTs(Verilog-LSE Source) 1.5
243 LUTs (Verilog-Syn Source) 1.5
218 LUTs (VHDL-LSE Source) 1.5
243 LUTs (VHDL-Syn Source) 1.5
MachXO2™ 1 LCMXO2-1200HC-
4TG100C		 >50MHz 29 201 LUTs (Verilog Source)
218 LUTs (VHDL Source)		 1.5
MachXO™ 2 LCMXO256C-
3T100C		 >50MHz 29 198 LUTs (Verilog Source)
217 LUTs (VHDL Source)		 1.5
ECP5™ 5 LFE5U-45F-
6MG285C		 >50MHz 29 203 LUTs (Verilog Source)
209 LUTs (VHDL Source)		 1.5
LatticeECP3™ 3 LFE3-17EA-
6FTN256C		 >50MHz 29 261 LUTs (Verilog Source)
252 LUTs (VHDL Source)		 1.5
LatticeXP2™ 4 LFXP2-5E-
5M132C		 >50MHz 29 252 LUTs (Verilog Source)
248 LUTs (VHDL Source)		 1.5

1. 使用LCMXO2-1200HC-4TG100C器件和带有LSE（莱迪思综合引擎）的Lattice Diamond® 3.1设计软件测得的性能和资源使用数据。
2. 使用LCMXO256C-3T100C器件和带有LSE的Lattice Diamond 3.1设计软件测得的性能和资源使用数据。
3. 使用LFE3-17EA-6FTN256C器件和Lattice Diamond 3.1设计软件测得的性能和资源使用数据。
4. 使用LFXP2-5E-5M132C器件和Lattice Diamond 3.1设计软件测得的性能和资源使用数据。
5. 使用LFE5U-45F-6MG285C器件和带有LSE的Lattice Diamond 3.1设计软件测得的性能和资源使用数据。
6. 使用LCMXO3L-4300C-6BG256C器件和带有LSE以及Synplify Pro®的Lattice Diamond 3.1设计软件测得的性能和资源使用数据。

* 可能可以用其他器件工作。

注: 以上所示的性能和设计规模仅是估计。实际结果可能取决于所选择的参数，时序约束和所用的器件。若要了解更详细的情况，请查阅设计文件。除非另有说明，所有的代码和设计工作都是在PC平台上完成的。

文档

技术资源
标题 编号 版本 日期 格式 文件大小
选择全部
I2C Master with WISHBONE Bus Interface - Source Code
RD1046 1.8 2/1/2016 ZIP 1.4 MB
I2C Master with WISHBONE Bus Interface - Documentation
RD1046 1.6 1/15/2015 PDF 1.4 MB

ABOUT LATTICE

SALES

SUPPORT

FOLLOW