总线主控间的仲裁和切换

Reference Design Logo本参考设计提供了一种多总线主控之间连接和仲裁的方式。本设计使用了一个I2C总线,这是一个通用的实现,该算法可以用于任何其他的通信协议。选择I2C总线来进行简单的两线连接,降低了电路板设计的复杂性。

特性

  • 多个主控仲裁,多达8个主控
  • 支持多达8个从器件
  • 主从器件之间的1:N切换
  • 符合I2C标准的主从器件

立即跳转到

框图

性能和尺寸

经测试的器件* 性能 I/O引脚 设计尺寸 版本
LCMXO2280C-5T100C >50 MHz 22 238 LUTs 1.1
LC4256ZE-5TN100C >50 MHz 22 189 个宏单元 1.1
LFXP2-5E-5M132C > 50 MHz 22 334 LUTs 1.1

1. 最大时钟频率是由莱迪思设计软件中的时序分析运行得到。请在加入您的设计后运行时序仿真。

*可能可以在其它器件中正常工作。

注:上面所列的性能和设计大小都仅是估计值。实际结果可能根据所选的参数、时序限制和器件实现有所不同。请参见设计文档,了解详细信息。若无特别说明,所有的代码和设计工作都是在PC平台上完成的。

文档

技术资源
标题 编号 版本 日期 格式 文件大小
选择全部
Arbitration and Switching Between Bus Masters - Documentation
FPGA-RD-02104 1.2 1/21/2021 PDF 952.5 KB
Arbitration and Switching Between Bus Masters - Source code
RD1067 1.1 2/22/2010 ZIP 284 KB