DDR SDRAM控制器——流水线技术


Newsletter Subscription

双倍数据速率（DDR）同步动态随机存取存储器（SDRAM）控制器是一个通用的存储控制器接口，能与业界标准的DDR SDRAM连接。该存储控制器提供了一个通用的命令接口，连接到用户应用。此接口减少了将模块与应用的其余部分集成在一起的工作量，并最大限度地减少了处理DDR SDRAM命令接口的工作。针对存储器的时间参数可以通过信号设置。作为配置接口的一部分,这些信号是IP核的输入。这就能够在不同的存储器件之间切换并修改时间参数，以满足使用相同网表的应用。

硬件演示示例

该IP核的一个硬件演示位流可通过LatticeEC高级评估板使用。位流以及其工作的完整说明可点击本页面中资源下方的“设计文件”连接下载。

Features

  • Interfaces to industry standard DDR SDRAM devices and modules
  • High-performance DDR 400/333/266/200/133 operation for LatticeECP3, LatticeECP2/M, LatticeECP2/MS and LatticeSC/M devices; DDR 333/266/200/133 operation for LatticeECP/EC devices; and DDR 266/200/133 operation for LatticeXP devices
  • Programmable burst lengths of 2, 4 or 8 for DDR
  • Programmable CAS latency of 2 or 3 cycles for DDR
  • Intelligent bank management to optimize performance by minimizing ACTIVE commands
  • Supports all JEDEC standard DDR commands
  • Two-stage command pipeline to improve throughput
  • Supports both registered and unbuffered DIMM
  • Command burst function with dynamic burst size control
  • Supports all common memory configurations
    • SDRAM data path widths of 8, 16, 24, 32, 40, 48, 56, 64 and 72 bits
    • Variable address widths for different memory devices
    • Up to eight (DDR) chip selects for multiple SO/DIMM support
    • Programmable memory timing parameters
    • Byte-level writing through data mask signals

The DDR SDRAM Controller - Pipelined is available as an IPexpress user configurable IP core, which allows the configuration of the IP and generation of a netlist and simulation file for use in designs. Please note that generating a bitstream may be prevented or the bitstream may have time logic present unless a license for the IP is purchased.

立即跳转到

Block Diagram

性能和大小

LatticeECP31
参数设置2 SLICE LUT 寄存器 I/O fMAX (MHz)
用户指南表3-1默认参数 1175 1403 1594 249 200MHz (400 DDR)

1. 使用LFE3-95E-8FN1156C器件和Diamond 1.1软件得到的性能和资源使用数据。当使用不同的软件版本或LatticeECP3系列中不同密度或速度级的目标器件时，性能可能会有所不同。
2. SDRAM数据路径宽度为32位。

LatticeECP2M/S1
参数设置2 SLICE LUT 寄存器 I/O fMAX (MHz)
用户指南表3-1默认参数 1195 1386 1558 249 200MHz (400 DDR)

1. 使用LFECP2M-35E-7F672C器件和Diamond 1.1软件得到的性能和资源使用数据。当使用不同的软件版本或LatticeECP2M/S系列中不同密度或速度级的目标器件时，性能可能会有所不同。
2. SDRAM数据路径宽度为32位。

LatticeECP2/S1
参数设置2 SLICE LUT 寄存器 I/O fMAX (MHz)
用户指南表3-1默认参数 1195 1386 1558 249 200 MHz (400 DDR)

1. 使用LFECP2-50E-7F672C器件和Diamond 1.1软件得到的性能和资源使用数据。当使用不同的软件版本或LatticeECP2/S系列中不同密度或速度级的目标器件时，性能可能会有所不同。
2. SDRAM数据路径宽度为32位。

LatticeEC/P1
参数设置2 SLICE LUT 寄存器 I/O fMAX (MHz)
用户指南表3-1默认参数 1295 1367 1761 249 166 MHz (333 DDR)

1. 使用LFECP33-5F672C器件和Diamond 1.1软件得到的性能和资源使用数据。当使用不同的软件版本或LatticeECP/EC系列中不同密度或速度级的目标器件时，性能可能会有所不同。
2. SDRAM数据路径宽度为32位。

LatticeSC/M1
参数设置2 SLICE LUT 寄存器 I/O fMAX (MHz)
用户指南表3-1默认参数 1111 1277 1517 237 200 MHz (400 DDR)

1. 使用LFSC3GA25E-6F900C器件和Diamond 1.1软件得到的性能和资源使用数据。当使用不同的软件版本或LatticeSC/M系列中不同密度或速度级的目标器件时，性能可能会有所不同。
2. SDRAM数据路径宽度为32位。

MachXO21
参数设置2 SLICE LUT 寄存器 I/O fMAX (MHz)
用户指南表3-1默认参数 631 1184 1139 151 133 MHz (266 DDR)

1.使用LFXP2-17E-6F484C器件和莱迪思ispLEVER 8.0软件得到的性能和资源使用数据。当使用不同的软件版本或MachXO2系列中不同密度或速度级的目标器件时，性能可能会有所不同。
2.SDRAM数据路径宽度为32位。

LatticeXP21
参数设置2 SLICE LUT 寄存器 I/O fMAX (MHz)
用户指南表3-1默认参数 1193 1384 1558 249 200 MHz (400 DDR)

1. 使用LFXP2-17E-6F484C器件和Diamond 1.1软件得到的性能和资源使用数据。当使用不同的软件版本或LatticeXP2系列中不同密度或速度级的目标器件时，性能可能会有所不同。
2. SDRAM数据路径宽度为32位。

LatticeXP1
参数设置2 SLICE LUT 寄存器 I/O fMAX (MHz)
用户指南表3-1默认参数 1295 1367 1761 249 133 MHz (266 DDR)

1. 使用LFXP20E-5F484C器件和Diamond 1.1软件得到的性能和资源使用数据。当使用不同的软件版本或LatticeXP系列中不同密度或速度级的目标器件时，性能可能会有所不同。
2. SDRAM数据路径宽度为32位。

订购信息

系列 部件编号
LatticeECP3 DDRCT-GEN-E3-U6
LatticeECP2M DDRCT-GEN-PM-U6
LatticeECP2 DDRCT-GEN-P2-U6
LatticeEC/P DDRCT-GEN-E2-U6
LatticeSC DDRCT-GEN-SC-U6
MachXO2 DDRCTWB-M2-U
LatticeXP2 DDRCT-GEN-X2-U6
LatticeXP DDRCT-GEN-XM-U6

IP Expres版本：6.10

评估：欲下载该IP的完全评估版，请访问IPexpress工具并点击工具条上的IP服务器按钮。您可以看到所有可供下载的LatticeCORE IP核和模块。欲了解更多有关查看/下载IP的信息，请查看IP Express快速入门指南。

购买：欲了解如何购买IP核，请联系您 当地的莱迪思销售办事处。

文档

快速参考
资讯资源
下载
标题 编号 版本 日期 格式 文件大小
选择全部
DDR & DDR2 SDRAM Controller- Pipelined (MachXO2) IP Core User's Guide
ipug93 1.2 3/20/2015 PDF 3.5 MB
DDR/DDR2 SDRAM Controller - Pipelined User's Guide
Same manual for DDR1 and DDR2 cores. 		IPUG35 05.0 2/13/2012 PDF 3.9 MB
标题 编号 版本 日期 格式 文件大小
选择全部
IPexpress Quick Start Guide
8/5/2010 PDF 304.8 KB
标题 编号 版本 日期 格式 文件大小
选择全部
DDR Controller Evaluation Bitstream for LatticeEC Advanced Evaluation Board
Contains bitstream files (DDR) for use with the LatticeEC (and ECP) Advanced Evaluation Boards, along with a technical note description of the bitstream operation. 		6/1/2005 ZIP 13.4 MB
标题 编号 版本 日期 格式 文件大小
选择全部
Evaluation Configuration for DDR SDRAM Conroller - Pipelined for ECP/EC and LatticeXP
10/1/2005 ZIP 631.2 KB
Evaluation Package for DDR SDRAM Controller - Pipelined for LatticeECP/EC
8/1/2006 ZIP 615.8 KB

ABOUT LATTICE

SALES

SUPPORT

FOLLOW