双倍数据速率(DDR)同步动态随机存取存储器(SDRAM)控制器是一个通用的存储控制器接口,能与业界标准的DDR SDRAM连接。该存储控制器提供了一个通用的命令接口,连接到用户应用。此接口减少了将模块与应用的其余部分集成在一起的工作量,并最大限度地减少了处理DDR SDRAM命令接口的工作。针对存储器的时间参数可以通过信号设置。作为配置接口的一部分,这些信号是IP核的输入。这就能够在不同的存储器件之间切换并修改时间参数,以满足使用相同网表的应用。
硬件演示示例
该IP核的一个硬件演示位流可通过LatticeEC高级评估板使用。位流以及其工作的完整说明可点击本页面中资源下方的“设计文件”连接下载。