CompactFlash 控制器 - WISHBONE兼容

相关产品

Reference Design LogoCompactFlash控制器参考设计用于与Wishbone总线兼容的主机的CompactFlash接口。它位于CompactFlash和Wishbone总线主器件之间，为了减少用户处理ATA / IDE命令所需要投入的工作量。 CompactFlash控制器响应由Wishbone总线主机启动的读/写周期。控制器的功能是作为一个数据路径控制器，传输数据至/从Wishbone总线主机到CompactFlash 。设计演示如何构建可配置的CompactFlash接口控制器，以及如何在莱迪思的CPLD/ FPGA器件中使用。

特性

  • 使用存储器模式实现PC卡ATA
  • 支持常用的存储器访问
  • 8位CompactFlash接口数据路径
  • 512个字节的段数据传输
  • WISHBONE 主机接口
  • 在CompactFlash和主机接口之间有两个FIFO
  • 按照CompactFlash时序规范优化了读/写周期的访问时间
  • 支持一次一个段的传输

用户还可以自定义源代码，以满足他们的具体要求，从而节省宝贵的CPLD / FPGA的资源，并同时保持他们所期望的莱迪思器件的高速性能。

立即跳转到

框图

Alternate Text

性能和大小

经测试的器件* 语言 性能 I/O 引脚 设计使用资源 版本
LCMXO2-1200HC-6TG144CES Verilog >100MHz 68 173 LUTs, 2EBR 1.3
LCMXO2-1200HC-6TG144CES VHDL >100MHz 68 174 LUTs, 2EBR 1.3
LCMXO2280C-5T100C Verilog >100MHz 68 629 LUTs, 1 EBR 1.3
LCMXO2280C-5T100C VHDL >100MHz 68 626 LUTs, 1EBR 1.3
LFXP2-5E-5TN144C Verilog >100MHz 68 732 LUTs, 1 EBR 1.3
LFXP2-5E-5TN144C VHDL >100MHz 68 730 LUTs, 1EBR 1.3

* 可能可以在其他器件中工作.

注: 以上所示的性能和设计规模仅是估计。实际结果可能取决于所选择的参数，时序约束和所用的器件。若要了解更详细的情况，请查阅设计文件。除非另有说明，所有的代码和设计工作都是在PC平台上完成的。

文档

技术资源
标题 编号 版本 日期 格式 文件大小
选择全部
CompactFlash Controller - Documentation
FPGA-RD-02088 1.4 1/22/2021 PDF 1.7 MB
CompactFlash Controller - Source Code
RD1040 1.4 11/8/2010 ZIP 1.5 MB
LCD Controller - Source Code
RD1149 1.0 4/8/2013 ZIP 163 KB

ABOUT LATTICE

SALES

SUPPORT

FOLLOW