闭环电源微调

Our system is going under maintenance on August 13th between 2:00 pm to 10:00 pm Pacific. During this window, the website may not be reachable. For immediate assistance, please contact techsupport@latticesemi.com.

相关产品

Reference Design Logo增强的闭环微调通过提供使用I2C或SPI串行接口实时设置微调目标的功能,以及能够选择单独通道进行微调操作的新功能,扩展了片上硬件微调引擎。此外,该参考设计提供了支持多达两个VID微调通道,即每个电源多达16个不同的微调目标,并可以通过一个4位二进制代码进行动态选择。

特性

  • 使用Platform Manager微调单元输出监测和控制不同的电源
  • 提高电源精度至<1.0%的输出误差
  • 设置为预先确定的输出电平,用于测试或控制器件的电源电压模式

Jump to

块关系图

性能和大小

经测试的器件* FPGA
LUT
FPGA
Slice
CPLD
宏单元
CPLD
产品术语
VMON I/O 定时器 HVOUTs 版本
LPTM10-12107 507 254 - - (注1) 6 - - 1.0

1. 当该设计读VMON电压时,不会阻止CPLD逻辑使用VMON的输入。

* 可能可以在其他器件中工作。

注: 上面所列的性能和设计大小都仅是估计值。实际结果可能根据所选的参数、时序限制和器件实现有所不同。请参见设计文档,了解详细信息。若无特别说明,所有的代码和设计工作都是在PC平台上完成的。

Documentation

技术资源
标题 编号 版本 日期 格式 文件大小
选择全部
Closed Loop Power Supply Trimming Source Code
RD1078 1.0 12/6/2010 ZIP 269.4 KB
Closed Loop Power Supply Trimming Documentation
RD1078 1.0 12/6/2010 PDF 278.2 KB
Like most websites, we use cookies and similar technologies to enhance your user experience. We also allow third parties to place cookies on our website. By continuing to use this website you consent to the use of cookies as described in our Cookie Policy.