单线聚合

使用FPGA实现单线的信号聚合和传输,缓解PCB拥塞

PCB设计的挑战——在很多系统中,处理器使用I2C、GPIO、I2S和UART等多个接口收集来自周边设备和传感器的数据。在一些系统中PCB基板面十分关键,设计人员希望使用更小的PCB组合在一起,从而实现简洁的工业设计。 因此在拥塞的PCB和连接器上传输信号面临诸多挑战。

系统设计挑战——连接器是对系统稳定性影响最大的组件。它们还在PCB和系统中占据了宝贵的空间,在使用铰链(如笔记本电脑)的应用中尤其需要注意。单线聚合有助于减少连接器和布线数量,同时提升稳定性。

灵活可靠的方案——FPGA之间的单线通信速率约为7.5 Mbps。该设计也是可自行配置,还可以调整I2C/I2S总线和GPIO数量以及单线协议数据包的长度。FPGA之间的单线协议非常可靠,具备错误检测和重试功能。

FPGA设计的挑战——FPGA是一种神奇的器件。只需具备一些硬件描述语言(HDL)方面的技能,您就可以利用这些器件来实现几乎所有的数字化工作:视频多路复用、总线接口、马达控制等。但是,如果您的团队不具备这些技能,可能就会陷入困境。对于单线聚合,我们为您提供适用于各类常见配置的FPGA位流。

如果您的团队拥有HDL方面的技能,并且希望对我们的单线聚合参考设计进行自定义,我们也将提供源代码。

特性

  • 无需FPGA工具使用经验
  • 最多聚合7个信道
  • 单线上的原始数据速率约为7.5 Mbps或更高
  • 数据包长度可变,可有效利用单线带宽
  • 接收端出现奇偶校检错误时可重新进行传输
  • 支持I2C的Fast-mode (400 kbps)和Fast-mode Plus
  • I2S支持单个立体声通道、48K hz采样速率、高达32位采样以及双向支持

框图

Resource Utilization

Configuration FPGA LUT FF EBR PLL I/O
CH#0: I2C (Master on M) M 545 261 0 1 7
CH#1: GPIO (1 bit Interrupt), S to M only S 626 286 0 1 7
CH#0: I2S M 892 449 1 1 13
CH#1: I2C (Master on M) S 1030 494 1 1 13
CH#2: I2C (Master on M)
CH#3: GPIO (4 bits), M to S only
CH#0: I2S M 1702 760 3 1 15
CH#1: DP Aux
CH#2: I2C (Master on M)
CH#3: I2C (Master on M) S 1719 814 3 1 15
CH#4: GPIO (4 bits), M to S, S to M

Note: M denotes Master FPGA. S denotes Slave FPGA.

文档

技术资源
资讯资源
标题 编号 版本 日期 格式 文件大小
选择全部
Single Wire Signal Aggregation Reference Design - Source Code
1.2 9/28/2020 ZIP 22.5 MB
Single Wire Signal Aggregation Reference Design - User Guide
FPGA-RD-02039 1.2 9/9/2020 PDF 2.3 MB
标题 编号 版本 日期 格式 文件大小
选择全部
基于FPGA的单线聚合(SWA)—— 适用于FPGA开发人员和非FPGA开发 人员
WP0026 1.0 9/16/2020 PDF 622.5 KB