シングルワイヤ・アグリゲーション

FPGAを利用したシングルワイヤ・アグリゲーションと伝送で、PCBの混雑を緩和

PCB設計の課題-周辺機器やセンサからのデータを収集するため、多くのシステムでプロセッサは I2C、GPIO、UARTを含む複数のインターフェースを使用しています。これらのシステムで基盤占有面積は貴重で、さらに設計者はすっきりとした工業デザインに合うように接続できるより小型のPCBを使用しはじめています。

FPGAに基づいたソリューションー2つのiCE40 UltraPlus FPGA上で実現する新しい手法は、1つのFPGAでI2C、UART、GPIOなどの複数のデータストリームをTDM形式で集約し単線で送信し、他方のFPGAで受信、分解を行い同じストリームセットに戻すことができます。

柔軟&堅牢なオプションーこの単線通信はFPGA間で最大約7.5 Mbsのデータレート。設計は構成可能なので、I2CバスとGPIOの数、単線プロトコルパケットの長さ変動可能です。FPGA間の単線プロトコルは堅牢でエラー検出と再試行機能搭載。

特長

  • 最大7チャンネルが集約可能
  • 単線のRAWデータレートが7.5 Mbps以上
  • 効率的に単線帯域幅を使用するための様々なパケット長さ
  • パリティエラーがRX側で検出されたとき再送機能を提供
  • I2C 高速モード(400kbps)と高速モードプラス (1 Mbps)対応
  • GPIOのイベントベースの送信によりI2C割り込みを実現

ブロックダイアグラム

ドキュメント

Technical Resources
Information Resources
TITLE NUMBER VERSION DATE FORMAT SIZE
Single Wire Aggregation - Source Code
1.2 9/28/2020 ZIP 27.3 MB
Single Wire Signal Aggregation - Documentation
FPGA-RD-02039 1.2 9/9/2020 PDF 2.3 MB
TITLE NUMBER VERSION DATE FORMAT SIZE
FPGA-Based Single Wire Aggregation (SWA) for FPGA and Non-FPGA Designers
WP0026 1.0 9/16/2020 PDF 845.1 KB
*By clicking on the "Notify Me of Changes" button, you agree to receive notifications on changes to the document(s) you selected.