使用SD总线的SD闪存控制器

LatticeReferenceDesign-Logo该参考设计提供了一个基于 OpenCores SD卡大容量存储控制器设计的SD闪存控制器。这个控制器一边连接SD卡,一边连接到Wishbone总线。主机和SD卡之间的所有传输和接收符合SD卡协会(SD Card Association)发布的物理层简化规范2.0版本。该参考设计可以与文件系统一起工作,SD卡作为系统盘。

 

特性

  • WISHBONE 主机接口
  • DMA
  • 缓冲区描述符(BD)
  • 符合SD物理层简化规范2.0版本
  • 支持4位SD模式
  • 可变大小的读/写FIFO
  • 针对数据线的CRC16和针对命令行的CRC7的内部实现

立即跳转到

框图

性能和尺寸

器件系列 经测试的器件* 性能 I/O引脚 设计尺寸 版本
ECP5™ 1 LFE5UM-85F-8MG756C >50 MHz 203 1800 LUTs (Verilog Source) 1.4
LatticeECP3™ 1 LFE3-95EA-7FN1156C >75 MHz 203 1614 LUTs (Verilog Source) 1.4
MachXO3L™ 5 LCMXO3L-4300C-6BG256C >50MHz 203 1834 LUTs (Verilog-LSE Source)
1605 LUTs (Verilog-SYN Source)
4.7
MachXO2™ 2 LCMXO2-7000HC-6BG332C >50 MHz 203 1824 LUTs (Verilog Source) 1.4
MachXO™ 3 LCMXO2280C-4FT324C >50 MHz 203 1822 LUTs 1.4

1. 使用LFE3-95EA-7FN1156C器件和Lattice Diamond 3.1设计软件测得的性能和资源使用数据。
2. 使用LCMXO2-7000HC-6BG332C器件和带有LSE(莱迪思综合引擎)的Lattice Diamond 3.1设计软件测得的性能和资源使用数据。
3. 使用LCMXO2280C-4FT324C器件和带有LSE的Lattice Diamond 3.1设计软件测得的性能和资源使用数据。
4. 使用LFE5UM-85F-8MG756C器件和带有LSE的Lattice Diamond 3.1设计软件测得的性能和资源使用数据。
5. 使用LCMXO3L-4300C-6BG256C器件和带有LSE的Lattice Diamond 3.1设计软件以及Synplify Pro®测得的性能和资源使用数据。

* 也可用其他器件.

注: 以上所示的性能和设计规模仅是估计。实际结果可能取决于所选择的参数,时序约束和所用的器件。若要了解更详细的情况,请查阅设计文件。除非另有说明,所有的代码和设计工作都是在PC平台上完成的。

文档

技术资源
标题 编号 版本 日期 格式 文件大小
SD Flash Controller Using SD Bus - Documentation
RD1088 1.4 3/12/2014
SD Flash Controller Using SD Bus - Source Code
RD1088 1.4 3/12/2014


Like most websites, we use cookies and similar technologies to enhance your user experience. We also allow third parties to place cookies on our website. By continuing to use this website you consent to the use of cookies as described in our Cookie Policy.