UART - WISHBONE兼容

相关产品

Reference Design Logo莱迪思WISHBONE兼容的UART外设提供了一个WISHBONE系统总线和RS232串行通信通道之间的接口。UART参考设计包含一个接收器和一个发送器。接收器执行从串行输入SIN接收到的异步数据帧的串行到并行的转换。发送器执行从CPU接收到的8位数据的并行到串行的转换。为了同步异步串行数据并保证数据的完整性,起始位,校验位和停止位被添加到串行数据。在FIFO模式中,RXCVER块中的RBR(接收缓冲寄存器),和TXMTT块中的THR(发送保持寄存器)成为16字深的FIFO。在非FIFO模式下,这些都是简单的寄存器。

立即跳转到

框图

性能和大小

经测试的器件* 语言 性能 I/O 引脚 设计规模 版本
LCMXO2-1200HC-4TG144CES Verilog >60MHz 52 274 LUTs 1.3
LCMXO2-1200HC-4TG144CES VHDL >60MHz 52 267 LUTs 1.3
LCMXO2280C-5T144C Verilog >60MHz 52 253 LUTs 1.3
LCMXO2280C-5T144C VHDL >60MHz 52 256 LUTs 1.3
LFXP2-5E-5TN144C Verilog >60MHz 52 323 LUTs 1.3
LFXP2-5E-5TN144C VHDL >60MHz 52 312 LUTs 1.3

* 可能可以用其他器件工作。

注 :以上所示的性能和设计规模仅是估计。实际结果可能取决于所选择的参数,时序约束和所用的器件。若要了解更详细的情况,请查阅设计文件。除非另有说明,所有的代码和设计工作都是在PC平台上完成的。

文档

技术资源
标题 编号 版本 日期 格式 文件大小
WISHBONE UART - Source Code
RD1042 1.6 12/1/2014 ZIP 58.5 MB
WISHBONE UART - Documentation
RD1042 1.6 12/1/2014 PDF 1.4 MB
Like most websites, we use cookies and similar technologies to enhance your user experience. We also allow third parties to place cookies on our website. By continuing to use this website you consent to the use of cookies as described in our Cookie Policy.