SPI控制器——WISHBONE兼容

Reference Design Logo串行外设接口(SPI)总线提供微处理器和其它器件之间的行业标准接口,如下面框图所示。本参考设计说明了一个SPI WISHBONE控制器设计用于提供使用Wishbone总线的微处理器和外部SPI器件之间的接口。在主控模式下,SPI控制器可以配置用于与多个片外SPI端口通信。在从动模式下,SPI支持与片外SPI主器件通信。

立即跳转到

框图

SPI Controller - WISHBONE Compatible Block Diagram

性能和大小

经测试的器件* 性能 I/O引脚 设计大小 版本
LCMXO2280C-5FT256C >70MHz 38 112 LUTs (VHDL)
116 LUTs (Verilog)
1.5
LC4256ZE-5MN144C >70MHz 38 95 宏单元 (VHDL)
94 宏单元 (Verilog)
1.5
LFXP2-5E-5FT256C >70MHz 38 148 LUTs 1.5

* 可能可以在其他器件中工作。

注:以上所示的性能和设计大小仅是估计值。实际结果可能取决于所选择的参数、时序约束和所用的器件。若要了解更详细的情况,请查阅设计文件。除非另有说明,所有的代码和设计工作都是在PC平台上完成的。

文档

技术资源
标题 编号 版本 日期 格式 文件大小
选择全部
SPI WISHBONE Controller - Source Code
RD1044 1.8 1/12/2015 ZIP 477.7 KB
SPI WISHBONE Controller - Documentation
RD1044 1.7 3/1/2014 PDF 960 KB