SMBus控制器

相关产品

Reference Design Logo系统管理总线(SMBus)是一个两线接口,通过它简单的系统和电源管理器件能够与系统的其余部分进行通信。该协议是与I2C总线协议兼容的,往往应用于监测电路板上的功耗状况、温度,以及传感器。该参考设计提供了SMBus master和Wishbone总线之间的桥接。这种设计的典型应用包括Wishbone兼容的,板上微控制器和多个SMBus外围元件之间的接口。 

虽然SMBus是从I2C派生而来,这两个总线规范之间有几个主要差别。两者之间最重要的差别是超时和最低时钟速度的要求。 对主器件SMBus定义低时钟超时限为25毫秒,对从器件为35毫秒,最低为10 kHz的时钟速度。I2C没有这样的要求,主器件或从器件可以保持总线无限期的低。此外,SMBus定义数据保持时间为300纳秒,而I2C保持时间为0。在性能方面,SMBus可工作达100 kHz,而I2C的快速模式支持高达400 kHz。其他较小的差异包括电平和上升/下降时间。有关详情,可查阅SMBus规范和I2C规范。

这个设计是基于莱迪思的参考设计RD1046: 采用WISHBONE接口的 I2C Master 。提供Verilog和VHDL语言。

立即跳转到

框图

性能和大小

经测试的器件* 语言 性能 I/O引脚 设计资源 版本
LCMXO2-2000HC-4TG100CES Verilog > 50 MHz 29 294 LUTs 1.0
LCMXO2-2000HC-4TG100CES VHDL > 50 MHz 29 285 LUTs 1.0
LCMXO1200C-3T100C Verilog > 50 MHz 29 299 LUTs 1.0
LCMXO1200C-3T100C VHDL > 50 MHz 29 290 LUTs 1.0

*可能可以在其他器件中工作。

注:以上所示的性能和设计大小只是估计值。实际结果可能根据所选择的参数、时序约束以及器件的实现情况有所不同。请参见设计的文档了解详细的信息。若无特别说明,所有的代码和设计工作都是在PC平台上完成的。

文档

技术资源
标题 编号 版本 日期 格式 文件大小
选择全部
SMBus Controller Reference Design - Documentation
FPGA-RD-02100 1.1 1/22/2021 PDF 1.3 MB
SMBus Controller Reference Design Source Code
RD1098 1.0 11/8/2010 ZIP 2.2 MB