SMBus コントローラ

Related Products

Reference Design LogoThe System Management Bus(SMBus)は2線式のインターフェイスで、簡易なシステムと電源管理デバイスがシステムのその他のデバイスと通信することができます。プロトコルはI2Cバスプロトコルと互換であり、ボード上の電源ステータスや温度の監視、およびその他のセンサでしばしば使用されています。この参照デザインはSMBusマスタとWISHBONEバス間のブリッジを提供します。このデザインの主用途としては、WISHBONE準拠のオンボード・マイクロコントローラと複数のSMBusを持つ周辺コンポーネント間のインターフェイスが含まれます。

SMBusはI2Cから派生していますが、これら2種のバス仕様間には何点かの主要な違いがあります。2つの最も顕著な違いは、タイムアウトと最低クロックスピードの要件です。SMBusではClock-lowタイムアウト上限をマスタで25ms、スレーブで35msと定義しており、また最低クロックスピードが10KHzです。I2Cにはこのような要件がなく、マスタやスレーブはバスを無期限にLowに保持することができます。さらにI2Cのホールドタイムは0ですが、SMBusは300nsのデータ・ホールドタイムを規定しています。性能としては、SMBusは最大100KHzまでの動作ですが、I2Cの高速モードは最大400KHzまで対応します。他のマイナーな違いには、電圧レベルの立ち上り/立ち下り時間が含まれます。より詳細については、SMBusとI2Cそれぞれの仕様書をご参照ください。

このデザインはラティス参照デザインRD1046: I2C Master with WISHBONE Interface(WISHBONEインターフェイスを持つI2Cマスタ)に基づいていて、VerilogとVHDLの両言語が用意されています。

Jump to

ブロック ダイアグラム

パフォーマンスとサイズ

デバイスをテスト* 言語 性能 I/Oピン サイズ リビジョン
LCMXO2-2000HC-4TG100CES Verilog > 50 MHz 29 294 LUTs 1.0
LCMXO2-2000HC-4TG100CES VHDL > 50 MHz 29 285 LUTs 1.0
LCMXO1200C-3T100C Verilog > 50 MHz 29 299 LUTs 1.0
LCMXO1200C-3T100C VHDL > 50 MHz 29 290 LUTs 1.0

* これ以外のデバイスでも動作するかもしれません。

注: 上に示された性能とリソースサイズは見積りです。選択されたパラメータ、タイミング制約、およびデバイス・インプリメンテーションに依存して、実際の結果は異なるかもしれません。詳細に関してはデザインのドキュメントを参照してください。特に注記がない限り、すべてのコード記述と設計作業はPCプラットホームで行われました。

Documentation

Technical Resources
TITLE NUMBER VERSION DATE FORMAT SIZE
SMBus Controller Reference Design Documentation
RD1098 1.0 11/8/2010 PDF 2.4 MB
SMBus Controller Reference Design Source Code
RD1098 1.0 11/8/2010 ZIP 2.2 MB

*By clicking on the "Notify Me of Changes" button, you agree to receive notifications on changes to the document(s) you selected.

Like most websites, we use cookies and similar technologies to enhance your user experience. We also allow third parties to place cookies on our website. By continuing to use this website you consent to the use of cookies as described in our Cookie Policy.