GPIO扩展器

相关产品

Reference Design Logo对于许多应用来说，通常会需要比微处理器所提供的还要多的通用I/O (GPIO)端口。本设计提供了一种解决方案，它将一款莱迪思的PLD用作GPIO扩展器。当微处理器没有足够的I/O端口时，提供额外的控制（控制信号和数据输出信号）和监测（输入数据信号）功能。该设计通过常用的时序实现微处理器与后端器件的通信。

 

立即跳转到

框图

GPIO Expander Diagram

性能和大小

经测试的器件* 语言 性能 I/O引脚 设计所用资源 版本
LCMXO640C-3T100C Verilog/VHDL >100 MHz 47 238/206 LUTs 1.2
LC4256ZE-5TN100C Verilog/VHDL >100 MHz 47 187/194 个宏单元 1.2
LFE3-17EA-6FTN256C Verilog/VHDL > 100 MHz 47 242/211 LUTs 1.3
LFXP2-5E-5TN144C Verilog/VHDL >100 MHz 47 277/274 LUTs 1.3
LPTM10-12107-3FTG208CES Verilog/VHDL >100 MHz 47 250/207 LUTs 1.2

*可能可以在其它器件中正常工作。

注：以上所示的性能和设计尺寸只是估计。实际结果可能取决于所选择的参数，时序约束和实现的器件。对于更详细的内容，请查阅设计文件。除非另有说明，所有的代码和设计工作都是在PC平台上完成的。

文档

技术资源
标题 编号 版本 日期 格式 文件大小
选择全部
GPIO Expander, Documentation
RD1065 1.3 4/12/2011 PDF 280.6 KB
GPIO Expander, Source Code
RD1065 1.3 4/12/2011 ZIP 195.5 KB
Like most websites, we use cookies and similar technologies to enhance your user experience. We also allow third parties to place cookies on our website. By continuing to use this website you consent to the use of cookies as described in our Cookie Policy.

ABOUT LATTICE

SALES

SUPPORT

FOLLOW