GPIO エキスパンダ

Reference Design Logo多くのアプリケーションにおいては、マイクロプロセッサで用意されているよりも多くの汎用I/O(GPIO)ポートが必要です。このデザインはGPIOエキスパンダ(拡張)としてラティスPLDを用いるソリューションを提供します。マイクロプロセッサのI/Oポート数が不十分なとき、これは付加的に制御(制御やデータ出力)とモニタ(データ入力)機能を提供します。本デザインは共通のタイミング仕様でマイクロプロセッサとバックエンド・デバイスをインターフェイスします。

Jump to

ブロック ダイアグラム

GPIO Expander Diagram

パフォーマンスとサイズ

デバイスをテスト* 言語 性能 I/Oピン サイズ リビジョン
LCMXO640C-3T100C Verilog/VHDL >100 MHz 47 238/206 LUTs 1.2
LC4256ZE-5TN100C Verilog/VHDL >100 MHz 47 187/194 マクロセル 1.2
LFE3-17EA-6FTN256C Verilog/VHDL > 100 MHz 47 242/211 LUTs 1.3
LFXP2-5E-5TN144C Verilog/VHDL >100 MHz 47 277/274 LUTs 1.3
LPTM10-12107-3FTG208CES Verilog/VHDL >100 MHz 47 250/207 LUTs 1.2

*他のデバイスでも動作します

注: 上に示す性能とデザインサイズは見積りのみです。実際の結果は選ばれるパラメータ、タイミング制約、およびデバイス実装によって異なるかもしれません。詳細に関してはデザイン・ドキュメントを参照してください。特に明記しない場合、コーディングと設計作業はすべてPCプラットホームで実行されました。

Documentation

Technical Resources
TITLE NUMBER VERSION DATE FORMAT SIZE
Select All
GPIO Expander, Documentation
RD1065 1.3 4/12/2011 PDF 280.6 KB
GPIO Expander, Source Code
RD1065 1.3 4/12/2011 ZIP 195.5 KB

*By clicking on the "Notify Me of Changes" button, you agree to receive notifications on changes to the document(s) you selected.