UART 16550 IP核

串行通信接收器和发射器IP

莱迪思半导体UART(通用异步收发器)16550 IP核设计用于串行通信,支持RS-232、RS-422、RS-485和电子工业协会(EIA)等标准。该设计包含一个接收器(串行到并行转换器)和一个发送器(并行到串行转换器),各自独立控制。该IP核的寄存器集,数据传输协议和中断生成兼容美国国家半导体公司PC16550D UART,集成了发送和接收FIFO,避免主机产生过多开销。

特性

  • 与美国国家半导体公司的PC16550D UART兼容
  • 向串行数据添加或从串行数据中删除标准异步通信位(启动、停止和奇偶校验)
  • 独立控制的发送、接收、线路状态和数据集中断
  • MODEM控制功能(CTS、RTS、DSR、DTR、RI和DCD)
  • FIFO模式发送器和接收器,均以16字节FIFO缓冲,以减少CPU开销

框图

资源使用数据

器件 Clk Fmax (MHz)* Slice寄存器 LUT EBR
iCE40UP5K 52.507 674 1281 0
LIFCL-40 168.209 653 841 0

文档

快速参考
下载
标题 编号 版本 日期 格式 文件大小
UART 16550 IP Core - Lattice Radiant Software
FPGA-IPUG-02100 1.3 6/23/2021 PDF 1.1 MB
标题 编号 版本 日期 格式 文件大小
UART 16550 IP Core
1.0 4/10/2018 IPK 277.1 KB
UART 16550 IP Core User Guide
FPGA-IPUG-02035 1.3 12/10/2019 PDF 1.2 MB
Like most websites, we use cookies and similar technologies to enhance your user experience. We also allow third parties to place cookies on our website. By continuing to use this website you consent to the use of cookies as described in our Cookie Policy.