UART 16550 IP コア

シリアル通信レシーバおよびトランスミッタ IP

ラティスセミコンダクター UART (Universal Asynchronous Receiver/Transmitter) 16550 IP コアは、シリアル通信で使用するために開発されています。RS-232、RS-422、RS-485、及び Electronic Industries Association (EIA) 規格をサポートします。レシーバ (シリアル・パラレル・コンバータ) とトランスミッタ (パラレル・シリアル・コンバータ) を内蔵しており、個別に制御可能です。この IP のレジスタセット、データ転送プロトコル、割り込み生成は National Semiconductor PC16550D UART とコンパチブルです。ホストのオーバーヘッドを軽減するための送受信用 FIFO を内蔵。

機能

  • National Semiconductor PC16550D UART (NS-PC16550D) に準拠
  • シリアルデータに対して標準の非同期通信ビット (開始、停止、パリティ) の追加または削除をします。
  • 独立して制御される送信、受信、ラインステータス、データセット割り込み
  • MODEM 制御機能 (CTS、RTS、DSR、DTR、RI、DCD)
  • FIFO モード送信・受信、CPU オーバヘッドを削減する 16 バイトの FIFO

Block Diagram

内部リソース使用量と動作周波数

ファミリ Fmax (MHz)* レジスタ LUT EBR
iCE40UP5K 52.507 674 1281 0
LIFCL-40 168.209 653 841 0

Ordering Information

Available for free to use in Lattice Radiant design software.

資料

Quick Reference
Downloads
TITLE NUMBER VERSION DATE FORMAT SIZE
Select All
UART 16550 IP Core - User Guide
FPGA-IPUG-02100 1.4 4/7/2024 PDF 946.5 KB
TITLE NUMBER VERSION DATE FORMAT SIZE
Select All
UART 16550 IP Core
1.0 4/10/2018 IPK 277.1 KB
UART 16550 IP Core User Guide
FPGA-IPUG-02035 1.3 12/10/2019 PDF 1.2 MB

*By clicking on the "Notify Me of Changes" button, you agree to receive notifications on changes to the document(s) you selected.