串行数字接口(SDI)是广播电视台和视频摄制中最流行的原始视频连接标准。高速串行输入/输出和通用可编程逻辑使得FPGA（现场可编程门阵列）成为获取、混合、存储、编辑、处理和格式转换应用的理想选择。比较简单的应用使用FPGA从一个或多个SD（标清）、HD（高清）或3G（3G高清）源获取SDI数据，进行简单的处理，然后以SDI格式重新发送视频数据。这样的应用需要一个SDI PHY（物理层）接口以及一些基本的处理模块，如色彩空间转换器。在一些复杂的应用中，获取的视频需要经过多个处理阶段，如逐行扫描、视频格式转换、滤波、缩放、图像混合和画中画显示。FPGA器件还可以被用来作为SDI视频信号源（如PCI Express）和背板协议（如PCI Express或以太网）之间的桥接，带或不带有任何额外的视频处理。
莱迪思的三速SDI PHY IP (知识产权)核是一个完整的SDI PHY接口，一端连接到高速SDI串行数据（通过LatticeECP3™ SERDES），并在另一端对并行视频数据进行格式化。它可以实现更快的应用开发，用于处理、储存和桥接SDI视频数据。它由以下主要的功能模块组成：SDI编码器/解码器、字对齐、CRC检测和检查、VPID（视频负载识别码）的插入和提取，以及速率检测逻辑。IP核支持以下由电影电视工程师协会（Society for Motion Picture and Television Engineers，SMPTE）颁布的SDI接口标准和源格式。
- 接口：SMPTE 259M-2006 [1] (SD)、SMPTE 292M-1998 [2] (HD)和SMPTE 424 M [3] (3G)
- SD源格式：SMPTE 125M [4]和SMPTE 267M [5] (仅13.5 Mhz)
- HD源格式：SMPTE 260M [6]、SMPTE 274M [7]、SMPTE 295M [8]和SMPTE 296M [9]
- 3G源格式：SMPTE 425M [10]
当该IP与LatticeECP3 SERDES连接后，可以通过一个通用的物理串行接口，发送和/或接收任何支持的视频标准和格式。IP核可以自动扫描并锁定到任何支持的视频流。接收多种标准的视频格式需要应用提供适当的外部时钟来响应IP核的指令。