DDR2 SDRAM控制器 - 流水线技术

双倍数据率( DDR )同步动态随机存取记忆体( SDRAM)控制器是一个通用的存储控制器接口,能与业界标准的DDR2 SDRAM接口。该存储控制器提供了一个通用的到用户应用的命令接口。此接口减少了将模块与应用的其余部分集成在一起的工作量,并最大限度地减少了处理DDR2 SDRAM命令接口的工作。针对存储器的时间参数可以通过信号设置。作为配置接口的一部分,这些信号是IP核的输入。这就能够在不同的存储器件之间切换并修改时间参数,以满足使用相同网表的应用。

特性

  • 能与业界标准的DDR2 SDRAM接口
  • 高性能的DDR2 533/400/333/266/200/133工作模式
  • 4或8的可编程突发长度
  • 可编程的3、4、5或6个周期的CAS反应时间
  • 智能板块管理使ACTIVE命令得以最小化
  • 支持所有标准的DDR命令
  • 用于可靠运行的同步执行
  • 流水线命令使产能得以最大化
  • 高达4个片选信号用于多DIMM的支持
  • 支持所有公用存储器配置
    • 8、16、32、64和72位宽的SDRAM数据通路
    • 针对不同的存储器件有不同的地址宽度
    • 可编程的时序参数
    • 通过数据屏蔽信号实现字节级的写操作
    • 突发终止

DDR2 SDRAM控制器 - 流水线技术可以作为一个IPexpress用户可配置的IP核,这使得能够在设计中配置IP并生成一个网表和仿真文件。请注意,除非购买了IP许可证,否则生成位流的过程可能会被阻止,或者位流可能有时间逻辑出现。

立即跳转到

框图

性能和大小

LatticeECP31
参数设置2 SLICE数 LUT数 寄存器 I/O fMAX (MHz)3
User Guide Table 3-1 parameter defaults 1189 1386 1567 258 266 MHz (533 DDR2)

1.性能和利用率的特征生成与格子 ispLEVER 8.1 软件在 DDR2 模式中使用 LFE3-95E-8FN1156CES。使用此 IP 核心在不同密度、 速度或 LatticeECP3 家庭内的等级时,性能可能会发生变化。
2.SDRAM 的 32 位数据路径宽度。
3.DDR2 IP 核心可以为 266 MHz (DDR2 533) 在运行速度最快的速度等级 (-8) 的数据宽度为 64 位或更少和 2 个或更少的芯片选择使用。以设计为 266 MHz 运行的帮助,请与您当地的销售办事处联系。

LatticeECP2M/S1
参数设置2 SLICE数 LUT数 寄存器 I/O fMAX (MHz)3
User Guide Table 3-1 parameter defaults 1234 1435 1530 258 266 MHz (533 DDR2)

1.性能和利用率的特征生成与格子 ispLEVER 8.1 软件在 DDR2 模式中使用 LFECP2M-35E-6F672C。使用此 IP 核心在不同密度、 速度或 LatticeECP2M/S 家庭内的等级时,性能可能会发生变化。
2.SDRAM 的 32 位数据路径宽度。
3.DDR2 IP 核心可以以 266 MHz (DDR2 533) 中最快的速度等级 (-7) 时的数据宽度为 64 位或更少和 2 个或更少的芯片选择使用。以设计为 266 MHz 运行的帮助,请与您当地的销售办事处联系。

LatticeECP2/S1
参数设置2 SLICE数 LUT数 寄存器 I/O fMAX (MHz)3
User Guide Table 3-1 parameter defaults 1234 1435 1530 258 266 MHz (533 DDR2)

1.性能和利用率的特征是在 DDR2 模式下使用 LFECP2-50E-6F672C 格子 ispLEVER 8.1 软件生成的。使用此 IP 核心在不同密度、 速度或 LatticeECP2/S 家庭内的等级时,性能可能会发生变化。
2.SDRAM 的 32 位数据路径宽度。
3.DDR2 IP 核心可以以 266 MHz (DDR2 533) 中最快的速度等级 (-7) 时的数据宽度为 64 位或更少和 2 个或更少的芯片选择使用。以设计为 266 MHz 运行的帮助,请与您当地的销售办事处联系。

LatticeSC/M1
参数设置2 SLICE数 LUT数 寄存器 I/O fMAX (MHz)
User Guide Table 3-1 parameter defaults 1261 1490 1530 246 266 MHz (533 DDR2)

1.性能和利用率的特征是在 DDR2 模式下使用 LFSC3GA25E 6F900C 格子 ispLEVER 8.1 软件生成的。使用此 IP 核心在不同密度、 速度或 LatticeSC/M 家庭内的等级时,性能可能会发生变化。
2.SDRAM 的 32 位数据路径宽度。

MachXO21
参数设置2 SLICE数 LUT数 寄存器 I/O fMAX (MHz)
User Guide Table 3-1 parameter defaults 704 1325 1118 152 133 MHz (266 DDR2)

1.初步的信息。性能和利用率的特点是使用 LCMXO2-2000HC-6FTG256CES ispLEVER 8.1 软件中生成的。使用此 IP 核心在不同密度、 速度或 MachXO2 家庭内的等级时,性能可能会发生变化。
2.SDRAM 数据路径宽度为 16 位。

LatticeXP21
参数设置2 SLICE数 LUT数 寄存器 I/O fMAX (MHz)
User Guide Table 3-1 parameter defaults 1232 1433 1530 258 200 MHz (400 DDR2)

1.性能和利用率的特征是在 DDR2 模式下使用 LFXP2-17E-6F484C 格子 ispLEVER 8.1 软件生成的。使用此 IP 核心在不同密度、 速度或 LatticeXP2 家庭内的等级时,性能可能会发生变化。
2.SDRAM 的 32 位数据路径宽度。

订购信息

系列 器件编号
LatticeECP3 DDR2-P-E3-U6
LatticeECP2M/S DDR2-P-PM-U6
LatticeECP2/S DDR2-P-P2-U6
LatticeSC/M DDR2-P-SC-U6
MachXO2 DDR2CTWB-M2-U
LatticeXP2 DDR2-P-X2-U6

IP版本:7.2.

评估:要下载完整的这个IP评估版本,找到 IPexpress工具,并单击工具栏上的IP服务器按钮。可以看到可供下载的所有LatticeCORE IP核和模块。若要了解更多有关查看/下载IP的信息,请阅读IP Express 快速入门指南

购买:要了解如何购买IP内核,请联系您当地的莱迪思销售办事处

文档

快速参考
资讯资源
下载
标题 编号 版本 日期 格式 文件大小
DDR & DDR2 SDRAM Controller- Pipelined (MachXO2) IP Core User's Guide
ipug93 1.2 3/20/2015 PDF 3.5 MB
DDR/DDR2 SDRAM Controller - Pipelined User's Guide
Same manual for DDR1 and DDR2 cores.
IPUG35 05.0 2/13/2012 PDF 3.9 MB
DDR2 Demo for the LatticeECP3 Serial Protocol Board
Describes the DDR2 Demo for use with the LatticeECP3 Serial Protocol Board.
UG49 5/22/2013 PDF 346 KB
标题 编号 版本 日期 格式 文件大小
IPexpress Quick Start Guide
8/5/2010 PDF 304.8 KB
标题 编号 版本 日期 格式 文件大小
DDR2 Demo for the LatticeECP3 Serial Protocol Board - demo files
Demo source files for the DDR2 Demo, for use with the LatticeECP3 Serial Protocol Board
5/22/2013 ZIP 582.7 KB


Like most websites, we use cookies and similar technologies to enhance your user experience. We also allow third parties to place cookies on our website. By continuing to use this website you consent to the use of cookies as described in our Cookie Policy.