移动FPGA舞台愈发广阔

智能网络边缘解决方案实施起来非常复杂，为设计工程师带来诸多挑战，比如在各类应用中实现新接口和传统接口的互连。比如，有的应用要求计算引擎能够以低功耗、低成本收集并处理数据。

作为一个系统设计师，我已经和FPGA打了多年的交道——我使用FPGA来实现整个处理器和外设子系统，在流片之前验证IP。我也使用FPGA来搭建路由器和交换机中的网络处理器，这类FPGA成本高昂，耗电量巨大。iCE40 UltraPlus FPGA为实现互连和计算带来了低成本、低功耗的解决方案。如果你在研发的解决方案要求高度并行计算，需要一款拥有DSP、 超大存储和灵活I/O的器件，那iCE40 UltraPlus FPGA就是你的理想选择。

这一代FPGA拥有3K到5K个LUT，在静态运行模式下消耗电量不到100uA，在“运行”状态下消耗电量在1-10mA之间。该器件可以和一系列接口互连 —— 从DSI通道到显示器、并行摄像头接口、数字麦克风输入到标准I2C、SPI、I2S和UART，悉数尽可。如此多的输入/ 输出口在手，设计工程师可以驱动、连接、处理来自各种传感器的数据。出色的构架、低功耗、集合PLL、超大存储器和DSP——一切尽在这个封装尺寸仅为2.5mm x 2.5mm的器件中。

现今的IoT设备使用多种类型的传感器以满足环境需要。部分传感器在闲置不用时仍会产生大量数据，设备一直处于耗电状态。这类传感器数量众多，需要创新的传感器融合和缓冲解决方案。设计工程师需要捕捉、聚合、加密、缓存、预处理并为数据加上时间戳。iCE40 UltraPlus拥有足够的I/O、内部资源和LUT，可以帮助设计工程师在工厂自动化、工业测试设备和监控摄像头应用中客制化解决方案。 

在有多个分系统或PCB的系统中，内部互连是由昂贵、易出错且不防尘不防水的接口，或者像天线一样将EMI干扰传输到整个系统的昂贵连接线实现的。iCE40 UltraPlus通过信号聚合和去聚合解决这个问题。该器件可以从不同接口聚合数据， 以高达8Mbps的速率将数据串行传输到单一线缆并对信息进行去聚合以供传输，从而实现简化的系统设计，带来防水防尘的最终产品。这对于要求无菌的医疗环境来说尤为理想，对其他一些系统内部受潮就会影响设备运行的应用来说也是如此。

在IoT应用中，设计工程师需要低功耗、无线解决方案来将网络边缘应用连接到云端。LoRa(Long Range)就因其传输成本低而吸引了越来越多的用户。而iCE40 UltraPlus FPGA就支持这种低功耗接口。本器件可以聚合、处理并缓冲数据，而后间隔传输数据，并实现最低的接口功耗。LoRa可以帮助用户不间断收集并分析数据，为低功耗无线互连提供一个具有吸引力的设计选择。 纽约等很多城市已将LoRa投入到资源消耗情况追踪、污染噪音等环境数据和犯罪举报管理等各种应用。

上一篇博文中，我们讨论了神经网络(NN)在图案探测（尤其是人脸识别中）的应用。而这种应用就是通过iCE40 UltraPlus FPGA实现的，本FPGA器件的强大功能毋庸置疑。在单一芯片解决方案中运用了两组神经网络算法，以及RISC-V处理器和加速器。该方案的灵感来自智能门铃、智能门和安防系统中的应用。它为永远在线、永远感知人脸识别提供业内最低的功耗——1mW。

想要充分利用本器件中的资源，设计工程师需要了解Verlog或VHDL等硬件描述语言。为支持上述应用，莱迪思将提供Lattice Radiant 设计软件工具和一组示例和IP，这些IP包括SPI、I2C、I2S和UART，用于连接不同传感器，以及聚合和去聚合应用。Lattice Radiant也提供拥有无可比拟易用性的可预测设计收敛。它使用统一的设计数据库、设计约束流程和时序分析来实现可预测收敛。

需要快速测评iCE40 UltraPlus FPGA互连性特性的设计工程师可以使用莱迪思的iCE40 UltraPlus分线板——一个包含多个显示屏和图像传感器的移动开发平台，或可以使用来自Gnarly Grey的超低成本UPduino Arduino开发板。