具有磨损平衡功能的SPI闪存控制器

相关产品

Reference Design Logo闪存已被广泛应用于嵌入式系统,以支持消费类电子产品的各种功能。如何有效地管理闪存和延长闪存的服务周期已经成为设计者所面临的挑战。

闪存的每个段或块的最大擦除周期数是近10万次。对于大多数应用,主设备经常访问和更新一些特定的段。这些段在很短的时间内会磨损,而其他段对应用仍然有效。这种情况大大降低了闪存的寿命,影响产品的整体成本。磨损平衡是一种技术,通过平均访问每个段的次数的方法,能够延长闪存的服务周期。结果,擦除周期的次数分布在所有的段,从而延长了闪存每个段的使用寿命。

该参考设计实现了针对SPI闪存的数据存储的磨损平衡控制。 CPU存储擦除的数目,逻辑映射物理表,有效的页指针到嵌入式RAM块(EBR)或用户闪存(UFM),记录SPI闪存的使用情况。Wishbone总线用于主设备和损耗均衡控制器之间的接口。

特性

  • 针对命令和数据传输配置寄存器
  • 管理每个段的擦除次数
  • 针对闪存管理逻辑映射物理表
  • 提供有效的页指针
  • 支持SPI接口
  • WISHBONE兼容

立即跳转到

Block Diagram

Click image to enlarge

性能和尺寸

经测试的器件* 语言 性能 I/O引脚 设计占用资源 结构资源 修订版
LCMXO2-1200HC-5TG100CES Verilog >24 MHz 37 359 LUTs 7 EBRs 1.0

* 也可用其他器件.

注: 以上所示的性能和设计规模仅是估计。实际结果可能取决于所选择的参数,时序约束和所用的器件。若要了解更详细的情况,请查阅设计文件。除非另有说明,所有的代码和设计工作都是在PC平台上完成的。

文档

技术资源
标题 编号 版本 日期 格式 文件大小
选择全部
SPI Flash Controller with Wear Leveling
FPGA-RD-02101 1.1 1/29/2021 PDF 1 MB
SPI Flash Controller with Wear Leveling - Source code
RD1102 1.0 11/8/2010 ZIP 952.2 KB