DDR SDRAM采用双数据速率架构，从而实现高速数据传输。 DDR SDRAM（简称为DDR）在时钟的上升沿和下降沿上传输数据。这个参考设计提供了用莱迪思ORCA4系列FPGA器件实现的DDR存储器控制器。 DDR控制器的典型实现是在系统的DDR和总线主设备之间。图1所示的是总线主设备和DDR之间的控制器的关系。总线主设备可以是一个微处理器，如Intel的i960或用户的专有模块接口。用于说明用途，这个设计选择了Micron的 4M×8×4 Banks DDR SDRAM。采用Micron的SDRAM仿真模型，对这个设计进行了验证。