QDR 存储器控制器

LatticeReferenceDesign-Logo针对高性能和高带宽的通信应用,QDR SRAM是一种由领先的存储器供应商定义的新的存储器技术。 QDR是具有两个单独的单向数据总线的同步流水线突发SRAM,以双倍数据速率运行专门用于读取和写入操作。该参考设计采用ORCA®系列4的库元素IODDR和HIODDR,创建178MHz双倍数据传输率读/写访问QDR存储器,针对用ORCA4 FPGA和FPSC器件。

Jump to

块关系图

Alternate Text

性能和大小

系列 测试的器件* 使用的PLL 使用的PFU(包括流水线模块) 使用的寄存器 Max. Freq.
ORCA4 FPSC ORSPI4-2FE1036C 2 2024中的75 643(包括用于流水线模块的360个寄存器) 178 MHz
LatticeEC LFEC20E-4F672C 2 2464中的75 613(包括用于流水线模块的360个寄存器) 192 MHz
LatticeXP LFX10C-4f388C 2 1216中的71 612 (包括用于流水线模块的360个寄存器) 178 MHz

* 也可用其他器件。

注: 以上所示的性能和设计规模仅是估计。实际结果可能取决于所选择的参数,时序约束和所用的器件。若要了解更详细的情况,请查阅设计文件。除非另有说明,所有的代码和设计工作都是在PC平台上完成的。

Documentation

技术资源
标题 编号 版本 日期 格式 文件大小
选择全部
QDR Memory Controller - Documentation
RD1019 5/3/2005 ZIP 2.6 MB
QDR Memory Controller - Source Code
RD1019 5/3/2005 ZIP 2.6 MB