MachXO2显示接口

LatticeReferenceDesign-Logo

由多个数据位和时钟组成的源同步接口已成为电子系统内图像数据传输的一种常用方法。普遍使用的标准是7:1 LVDS视频接口(Channel Link、Flat Link和Camera Link中使用),这已成为许多电子产品的通用标准,包括消费电子设备、工业控制、医疗、汽车远程信息处理等。在许多类似的应用中,使用低成本的PLD进行图像处理的做法已经变得相当普遍。

MachXO2™PLD系列专门设计用于支持带有内置的专用硬件接口模块的显示接口(7:1 LVDS)视频标准。本文档介绍了使用MachXO2器件来实现这个接口的方法和优点。通过扩展,这些支持显示接口的器件也证明了可以通过硬件,实现所有其他LVDS源同步接口的要求。

本文档包含了两个设计讨论。第一个设计是一个简单的环回测试,说明了显示接口发送器和显示接口接收器的使用。第二个设计是一个演示示例,说明了通过显示接口接收器,视频数据进入PLD,然后进行处理,并通过显示接口发送器传出。这两种设计使用MachXO2控制评估板进行验证。

立即跳转到

框图

性能和大小

经测试的器件* 性能 I/O引脚 设计大小
LCMXO2-1200HC-6MG132CES 85 29 327

* 可能可以在其他器件中正常工作。

注:上面所列的性能和设计大小都仅是估计值。实际结果可能根据所选的参数、时序限制和器件实现有所不同。请参见设计文档,了解详细信息。若无特别说明,所有的代码和设计工作都是在PC平台上完成的。

文档

技术资源
标题 编号 版本 日期 格式 文件大小
选择全部
MachXO2, MachXO3 and ECP5 7:1 LVDS Video Interface - Source code
RD1093 1.4 9/17/2015 ZIP 1.9 MB
MachXO2, MachXO3 and ECP5 7:1 LVDS Video Interface - Documentation
FPGA-RD-02093 1.5 1/22/2021 PDF 1.2 MB