MachXO2、MachXO3およびECP5向け7:1 LVDS ビデオインターフェース

LatticeReferenceDesign-Logo

複数のデータビットおよびクロックからなるソースシンクロナス方式のインタフェースは、電子システム内で画像データを移動させるための一般的な方法となっています。普及している規格は、コンシューマデバイス、工業制御システム、医療、自動車テレマティクスを含む多くの電子製品の一般的な規格となっている、7:1 LVDSビデオインタフェース(チャンネルリンク、フラットリンク、およびカメラリンクで使用)です。これらのアプリケーションの多くは、画像処理に低コストPLDを使用するのが非常に一般的になっています。

MachXO2、MachXO3 および ECP5 PLDファミリは専用のハードウェアインタフェースブロックを内蔵したDisplay Interface(7:1 LVDS)ビデオ規格に対応するように特別に設計されています。このドキュメントでは、実装方法と、インタフェースを実装するためにこれらのデバイスを使用する利点について説明します。さらに、これらのデバイスにDisplay Interfaceを対応することにより、他の全LVDSソースシンクロナス方式の要件におけるハードウェア実装ができるようになります。

このドキュメントには2つの設計が含まれています。最初の設計は、Display InterfaceトランスミッタとDisplay Interfaceレシーバの使用方法を示す簡単なループバック試験です。2つ目の設計は、Display Interfaceレシーバを経由してPLDにビデオデータを伝送し、処理したあとに、Display Interfaceトランスミッタを経由いして送信する例です。どちらの設計もMachXO2制御評価ボードによって検証されます。

Jump to

ブロックダイアグラム

性能およびサイズ

設計 1: ループバックテストの結果
デバイスファミリ 言語 速度グレード 使用率 (LUT) fmax (MHz) I/Os
ECP53 Verilog-LSE -8 421 108 31
Verilog-Syn -8 426 108 31
Verilog-LSE -8 426 108 31
Verilog-Syn -8 421 108 31
MachXO3L2 Verilog-Syn -6 352 85 31
Verilog-LSE -6 390 85 31
VHDL-Syn -6 354 85 31
VHDL-LSE -6 413 85 31
MachXO21 Verilog-LSE -6 390 85 31
Verilog-Syn -6 352 85 31
VHDL-LSE -6 - - 31
VHDL-Syn -6 - - 31

1.性能および利用特性は、ラティスDiamond®3.4設計ソフトウェアを備えたLCMXO2-1200HC-6MG132Cによって生成されます。 この設計を、異なるデバイス、密度、速度、またはグレードで使用する場合、性能と使用率は異なる場合があります。
2.性能および利用特性は、ラティスDiamond®3.4設計ソフトウェアを備えたLCMXO3L-4300C-6BG256Cによって生成されます。 この設計を、異なるデバイス、密度、速度、またはグレードで使用する場合、性能と使用率は異なる場合があります。
3. 性能および利用特性は、ラティスDiamond®3.4設計ソフトウェアを備えたLFE5UM-85F-8BG765CESによって生成されます。 この設計を、異なるデバイス、密度、速度、またはグレードで使用する場合、性能と使用率は異なる場合があります。

設計 2: ビデオデモテストの結果
デバイスファミリ 言語 スピード速度 使用率 (LUT) fmax (MHz) I/Os
ECP53 Verilog-LSE -8 379 108 29
Verilog-Syn -8 399 108 29
Verilog-LSE -8 379 108 29
Verilog-Syn -8 419 108 29
MachXO3L2 Verilog-Syn -6 327 85 29
Verilog-LSE -6 340 85 29
VHDL-Syn -6 327 85 29
VHDL-LSE -6 340 85 29
MachXO21 Verilog-LSE -6 364 85 29
Verilog-Syn -6 327 85 29
VHDL-LSE -6 413 85 29
VHDL-Syn -6 354 85 29

1.性能および利用特性は、ラティスDiamond®3.4設計ソフトウェアを備えたLCMXO2-1200HC-6MG132Cによって生成されます。 この設計を、異なるデバイス、密度、速度、またはグレードで使用する場合、性能と使用率は異なる場合があります。
2.性能および利用特性は、ラティスDiamond®3.4設計ソフトウェアを備えたLCMXO3L-4300C-6BG256Cによって生成されます。 この設計を、異なるデバイス、密度、速度、またはグレードで使用する場合、性能と使用率は異なる場合があります。
3. 性能および利用特性は、ラティスDiamond®3.4設計ソフトウェアを備えたLFE5UM-85F-8BG765CESによって生成されます。 この設計を、異なるデバイス、密度、速度、またはグレードで使用する場合、性能と使用率は異なる場合があります。

ドキュメント

Technical Resources
TITLE NUMBER VERSION DATE FORMAT SIZE
Select All
MachXO2, MachXO3 and ECP5 7:1 LVDS Video Interface - Source code
RD1093 1.4 9/17/2015 ZIP 1.9 MB
MachXO2, MachXO3 and ECP5 7:1 LVDS Video Interface - Documentation
FPGA-RD-02093 1.5 1/22/2021 PDF 1.2 MB

*By clicking on the "Notify Me of Changes" button, you agree to receive notifications on changes to the document(s) you selected.