CNN协处理器加速器IP

采用莱迪思低功耗FPGA实现基于SoC的AI加速

Our system is going under maintenance starting February 14, 2025 at 6:00 PM Pacific and ending February 15, 2025 at 12:00 AM Pacific. During this window, the website may not be reachable. For immediate assistance, please contact techsupport@latticesemi.com.

相关产品

相关应用

强大的加速引擎——该CNN协处理器引擎IP利用了莱迪思低功耗FPGA的并行计算、DSP模块和分布式存储器特性。

易于实现——Lattice Propel提供的设计环境有助于开发人员在莱迪思FPGA上实现具有RISC-V处理器、CNN协处理引擎和其他外设的SoC,因此他们可以构建利用FPGA并行处理能力的SoC。

支持TF Lite——无需具备FPGA硬件设计经验就能将基于TF Lite的设计移植到莱迪思FPGA上。

特性

  • 可选择AXI4或FIFO接口
  • 支持卷积层、最大池化层、全局平均池化层、批量归一化层和全连接层
  • 激活位宽可配置(16位和8位)
  • 存储模块可配置,开发人员可以针对资源或性能优化设计
  • 针对3 × 3 2D卷积计算进行了优化,动态支持各类1D卷积(从1个到9个tap)

框图

CNN Co-Processor Acceleration Engine BD

订购信息

产品系列 订购编号
单次设计许可 多站点许可
CertusPro-NX CNN-COPROC-CPNX-U CNN-COPROC-CPNX-UT
Certus-NX CNN-COPROC-CTNX-U CNN-COPROC-CTNX-UT
CrossLink-NX CNNP-COPROC-CNX-U CNNP-COPROC-CNX-UT

文档

快速参考
标题 编号 版本 日期 格式 文件大小
选择全部
CNN Co-Processor Accelerator IP User Guide
FPGA-IPUG-02170 1.0 11/10/2021 PDF 1.2 MB