LPDDR SDRAM控制器


Newsletter Subscription

IP ExpressLPDDR同步动态随机存取存储器（SDRAM）控制器是一个通用的存储器控制器，可以与符合LPDDR SDRAM标准的存储器/模块连接，支持LPDDR标准JESD209B，并为用户应用提供了一个通用的命令接口。该IP核减少了LPDDR存储器控制器与应用其余部分集成的工作量，并最大限度地减少直接处理LPDDR存储器接口的需要。

    立即跳转到

    Block Diagram

    放大图片

    性能和大小

    MachXO21
    IP核 参数设置2 SLICE LUT 寄存器 I/O PAR开始点 fMAX (MHz)
    LPDDR SDRAM
    Controller Configuration 1    		 用户指南表3-1中的默认参数 814 1530 911 149 1 136.4
    LPDDR SDRAM
    Controller Configuration 2    		 705 1314 804 149 1 136.6
    LPDDR SDRAM
    Controller Configuration 3    		 729 1409 969 143 1 142.9
    LPDDR SDRAM
    Controller Configuration 4    		 729 1409 969 143 1 142.9

    1.使用LCMXO2-7000HE-6BG256C器件和Diamond 1.3软件得到的性能和资源使用数据。当使用不同的软件版本或MachXO2系列中不同密度或速度级的目标器件时，性能可能会有所不同。
    2. SDRAM数据路径宽度为16位。

    订购信息

    系列 部件编号
    MachXO2 LPDDRCT-WB-M2-U

    IP版本：1.0

    评估：欲下载该IP的完全评估版，请访问IPexpress工具并点击工具条上的IP服务器按钮。您可以看到所有可供下载的LatticeCORE IP核和模块。

    购买：欲了解如何购买IP核，请联系您当地的莱迪思销售办事处。

    文档

    快速参考
    标题编号版本日期格式文件大小
    选择全部
    LPDDR SDRAM Controller IP Core User's Guide
    		IPUG921.32/1/2014PDF2.6 MB