LPDDR SDRAM控制器

IP ExpressLPDDR同步动态随机存取存储器(SDRAM)控制器是一个通用的存储器控制器,可以与符合LPDDR SDRAM标准的存储器/模块连接,支持LPDDR标准JESD209B,并为用户应用提供了一个通用的命令接口。该IP核减少了LPDDR存储器控制器与应用其余部分集成的工作量,并最大限度地减少直接处理LPDDR存储器接口的需要。

特性

  • 与行业标准的LPDDR SDRAM连接,符合JESD209B标准
  • 双数据速率结构;一个时钟周期内两倍的数据传输
  • 双向数据选通每个数据字节(DQS)
  • 可编程自动更新支持
  • 数据掩码支持——每个字节一个掩码
  • 断电和深度断电支持
  • 支持上电初始化
  • 深度断电后,支持重新初始化
  • 初始化后的动态I/O训练
  • 自动突发刷新后周期性的I/O重新训练
  • 自动刷新、掉电和深度掉电操作期间的动态存储器时钟断电
  • 支持单端口操作
  • 支持全、半和四分之一阵列的自动刷新
  • 状态寄存器读支持
  • 通过MRS的TCSR可编程特性

LPDDR SDRAM控制器可作为一个IPexpress用户可配置的IP核,能够进行IP的配置、生成网表和仿真文件用于设计。请注意,除非购买这个IP 的许可证,否则可能不能生成位流,或比特流可能有时间逻辑。

立即跳转到

框图

性能和大小

MachXO21
IP核 参数设置2 SLICE LUT 寄存器 I/O PAR开始点 fMAX (MHz)
LPDDR SDRAM
Controller Configuration 1
用户指南表3-1中的默认参数 814 1530 911 149 1 136.4
LPDDR SDRAM
Controller Configuration 2
705 1314 804 149 1 136.6
LPDDR SDRAM
Controller Configuration 3
729 1409 969 143 1 142.9
LPDDR SDRAM
Controller Configuration 4
729 1409 969 143 1 142.9

1.使用LCMXO2-7000HE-6BG256C器件和Diamond 1.3软件得到的性能和资源使用数据。当使用不同的软件版本或MachXO2系列中不同密度或速度级的目标器件时,性能可能会有所不同。
2. SDRAM数据路径宽度为16位。

订购信息

系列 部件编号
MachXO2 LPDDRCT-WB-M2-U

IP版本:1.0

评估:欲下载该IP的完全评估版,请访问IPexpress工具并点击工具条上的IP服务器按钮。您可以看到所有可供下载的LatticeCORE IP核和模块。

购买:欲了解如何购买IP核,请联系您当地的莱迪思销售办事处

文档

快速参考
标题 编号 版本 日期 格式 文件大小
LPDDR SDRAM Controller IP Core User's Guide
IPUG92 1.3 2/1/2014 PDF 2.6 MB
Like most websites, we use cookies and similar technologies to enhance your user experience. We also allow third parties to place cookies on our website. By continuing to use this website you consent to the use of cookies as described in our Cookie Policy.