LPDDR SDRAM コントローラ

IP ExpressLPDDR SDRAM (Synchronous Dynamic Random Access Memory)コントローラは、汎用メモリコントローラで、JESD209B規格準拠の業界標準LPDDRメモリデバイス/モジュールとインターフェイスし、またユーザ・アプリケーション用の汎用コマンド・インターフェイスを提供します。このIPコアにより、ユーザはLPDDRメモリインターフェイスに対処する必要が最小化されるため、LPDDRメモリコントローラを他のアプリケーション回路と統合するために必要な労力を低減できます。

Jump to

Block Diagram

パフォーマンスとサイズ

MachXO21
IP コア パラメーターの設定 2 SLICEs LUTs レジスタ I/O PAR 開始点 fMAX (MHz)
LPDDR SDRAM
コント ローラーの構成 1
ユーザガイド Table 3-1
のデフォルト・パラメータ時
814 1530 911 149 1 136.4
LPDDR SDRAM
コント ローラーの構成 2
705 1314 804 149 1 136.6
LPDDR SDRAM
コント ローラーの構成 3
729 1409 969 143 1 142.9
LPDDR SDRAM
コント ローラーの構成 4
729 1409 969 143 1 142.9

1. パフォーマンスと使用率データは、ラティスDaimond 1.3 デザイン ソフトウェアで LCMXO2-7000HE-6BG256C デバイスを使用して生成されます。パフォーマンスは別の密度、速度またはグレード MachXO2 ファミリ内でこの IP コアを使用するときに異なる場合があります。
2. 16ビットのSDRAMデータパス幅

発注情報

家族 パートナンバー
MachXO2 LPDDRCT-WB-M2-U

IP バージョン: 1.0.

このIPの完全評価バージョンをダウンロードするには、IPエクスプレスのメイン・ウィンドウにあるラティスIPサーバへ行ってください。ダウンロードできる全てのラティス IPモジュールは、このタブ上でご覧になれます。

IP コアを購入する方法を見つけるためにローカル格子営業所までご連絡ください。

ドキュメント

Quick Reference
TITLE NUMBER VERSION DATE FORMAT SIZE
Select All
LPDDR SDRAM Controller IP Core User's Guide
IPUG92 1.3 2/1/2014 PDF 2.6 MB

*By clicking on the "Notify Me of Changes" button, you agree to receive notifications on changes to the document(s) you selected.