SPI スレーブ IP コア

SPI バスインタフェース

Related Products

Related Applications


Newsletter Subscription

シリアル・ペリフェラル・インタフェース (SPI) は高速同期型、シリアル、全二重のインタフェースです。設定された長さ (8、16、24、32ビット) のシリアルビットストリームをプログラムされたビット転送レートでデバイスに入出力させることができます。

機能

  • LMMI インタフェースをサポート
  • すべての SPI クロックモードをサポート – 00、01、10、11
  • 設定可能なシリアルクロック周期
  • 設定可能なデータ幅
  • 設定可能な読み出し・書き込みデータ FIFO (8、16、24、32 ビット幅)

Jump to

Block Diagram

SPI Target IP Core Block DiagramExpand Image

Ordering Information

Available for free to use in Lattice Radiant design software.

資料

Quick Reference
Information Resources
TITLE NUMBER VERSION DATE FORMAT SIZE
Select All
SPI Target IP Core - User Guide
FPGA-IPUG-02070 2.2 7/15/2025 PDF 1.8 MB
TITLE NUMBER VERSION DATE FORMAT SIZE
Select All
SPI Target IP Core - Release Notes
FPGA-RN-02014 1.1 7/15/2025 PDF 200.4 KB

*By clicking on the "Notify Me of Changes" button, you agree to receive notifications on changes to the document(s) you selected.

会社情報

購入する

サポート

FOLLOW