JEDEC标准编号204A (JESD204A)阐述了数据转换器和逻辑器件之间的串行接口。它包含了设计师实现器件与其他符合该标准的器件进行通信所需的信息。Lattice的JESD204A IP核同时支持Rx核（ADC到FPGA方向）和/或Tx核（FPGA到DAC方向）。RX和TX内核可以单独生成，并使用不同的参数。
1. 这是使用LFE3-70EA-6FN672C器件、Lattice Diamond 1.1和Synplify Pro Lattice D-2010.03LSP1版软件测得的性能和资源使用数据。当使用不同的软件版本或LatticeECP3系列中不同密度或速度级的目标器件时，性能可能会有所不同。 2. 上述Fmax是使用2-通道配置，2.5 Gbaud工作速率，使用一个速度级6级的器件测得的。更高通道速率可能需要更高速度级的器件。
IP版本：1.1
购买：欲了解如何购买IP核，请联系您本地的莱迪思销售办事处。